Làm thế nào để hiểu chốt SR

Tôi không thể quấn đầu xung quanh cách SR Latch hoạt động. Dường như, bạn cắm một dòng đầu vào từ R và một dòng khác từ S, và bạn có nghĩa vụ phải nhận kết quả trong và . $Q$ $Q'$

Tuy nhiên, cả R và S đều yêu cầu đầu vào từ đầu ra của nhau và đầu ra của đầu kia yêu cầu đầu vào từ đầu ra của nhau. Cái gì đến đầu tiên gà hay trứng ??

Khi bạn lần đầu tiên cắm mạch này vào, làm thế nào để nó bắt đầu?

Chốt SR

circuits sequential-circuit

— CodyBugstein
nguồn

bạn đang đọc cuốn sách nào Cuốn sách của Morris Mano giải thích điều này tốt hơn. Tôi đề nghị bạn có một cái nhìn về nó.

— avi

Để hiểu rõ hơn về SR Latch một cách kỹ lưỡng và cách nó hoạt động cho các đầu vào khác nhau như 00, 01, 10 và 11, hãy xem video này. www.youtube.com/watch?v=VtVIDgilwlA

Lưu ý repost này về Kỹ thuật điện cũng đã thu hút câu trả lời (tốt).

— Raphael

một cách khác để hình dung / hiểu điều này là một vòng phản hồi trong đó các trạng thái trước buộc phải chuyển sang trạng thái mới. nói cách khác, nó hoạt động bất kể trạng thái phản hồi trước là gì. điều này có thể được thực hiện thông qua từng trường hợp cụ thể như trong câu trả lời.

— vzn

Một flip-flop được thực hiện như là một multivibrator bi-ổn định; do đó, Q và Q 'được đảm bảo là nghịch đảo của nhau trừ khi S = 1, R = 1, không được phép. Bảng kích thích cho flip-flop SR rất hữu ích trong việc tìm hiểu những gì xảy ra khi tín hiệu được áp dụng cho đầu vào.

S R  Q(t) Q(t+1)   
----------------
0 x   0     0       
1 0   0     1   
0 1   1     0   
x 0   1     1

Đầu ra Q và Q 'sẽ nhanh chóng thay đổi trạng thái và dừng lại ở trạng thái ổn định sau khi tín hiệu được áp dụng cho S và R.

Example 1: Q(t) = 0, Q'(t) = 1, S = 0, R = 0. 

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(0 OR 1) = 0
         Q'(t+1 state 1) = NOT(S OR Q(t)) =  NOT(0 OR 0) = 1

State 2: Q(t+1 state 1)  = NOT(R OR Q'(t+1 state 1)) = NOT(0 OR 1) = 0
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  =  NOT(0 OR 0) = 1     

Since the outputs did not change, we have reached a steady state; therefore, Q(t+1) = 0, Q'(t+1) = 1.


Example 2: Q(t) = 0, Q'(t) = 1, S = 0, R = 1

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(1 OR 1) = 0
         Q'(t+1 state 1) = NOT(S OR Q(t))  = NOT(0 OR 0) = 1


State 2: Q(t+1 state 2)  = NOT(R OR Q'(t+1 state 1)) = NOT(1 OR 1) = 0
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  =  NOT(0 OR 0) = 1     


We have reached a steady state; therefore, Q(t+1) = 0, Q'(t+1) = 1.


Example 3: Q(t) = 0, Q'(t) = 1, S = 1, R = 0

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(0 OR 1) = 0
         Q'(t+1 state 1) = NOT(S OR Q(t)) =  NOT(1 OR 0) = 0

State 2: Q(t+1 state 2)  = NOT(R OR Q'(t+1 state 1)) = NOT(0 OR 0) = 1
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  = NOT(1 OR 0) = 0     

State 3: Q(t+1 state 3)  = NOT(R OR Q'(t+1 state 2)) = NOT(0 OR 0) = 1
         Q'(t+1 state 3) = NOT(S OR Q(t+1 state 2))  = NOT(1 OR 1) = 0     

We have reached a steady state; therefore, Q(t+1) = 1, Q'(t+1) = 0.


Example 4: Q(t) = 1, Q'(t) = 0, S = 1, R = 0

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(0 OR 0) = 1
         Q'(t+1 state 1) = NOT(S OR Q(t)) =  NOT(1 OR 1) = 0

State 2: Q(t+1 state 2)  = NOT(R OR Q'(t+1 state 1)) = NOT(0 OR 0) = 1
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  = NOT(1 OR 1) = 0     

We have reached a steady state; therefore, Q(t+1) = 1, Q'(t+1) = 0.


Example 5: Q(t) = 1, Q'(t) = 0, S = 0, R = 0

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(0 OR 0) = 1
         Q'(t+1 state 1) = NOT(S OR Q(t)) =  NOT(0 OR 1) = 0

State 2: Q(t+1 state 2)  = NOT(R OR Q'(t+1 state 1)) = NOT(0 OR 0) = 1
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  = NOT(0 OR 1) = 0     

We have reached a steady; state therefore, Q(t+1) = 1, Q'(t+1) = 0.



With Q=0, Q'=0, S=0, and R=0, an SR flip-flop will oscillate until one of the inputs is set to 1.

Example 6: Q(t) = 0, Q'(t) = 0, S = 0, R = 0

State 1: Q(t+1 state 1)  = NOT(R OR Q'(t)) = NOT(0 OR 0) = 1
         Q'(t+1 state 1) = NOT(S OR Q(t)) =  NOT(0 OR 0) = 1

State 2: Q(t+1 state 2)  = NOT(R OR Q'(t+1 state 1)) = NOT(0 OR 1) = 0
         Q'(t+1 state 2) = NOT(S OR Q(t+1 state 1))  = NOT(0 OR 1) = 0     

State 3: Q(t+1 state 3)  = NOT(R OR Q'(t+1 state 2)) = NOT(0 OR 0) = 1
         Q'(t+1 state 3) = NOT(S OR Q(t+1 state 2)) =  NOT(0 OR 0) = 1

State 4: Q(t+1 state 4)  = NOT(R OR Q'(t+1 state 3)) = NOT(0 OR 1) = 0
         Q'(t+1 state 4) = NOT(S OR Q(t+1 state 3))  = NOT(0 OR 1) = 0     


As one can see, a steady state is not possible until one of the inputs is set to 1 (which is usually handled by power-on reset circuitry).

— twiddler
nguồn