Tôi đã tìm thấy một bài báo gần đây (2014) về All-SAT tại một hội nghị về VLSI, vì vậy nó chắc chắn hướng đến khía cạnh thực tế (có vẻ phù hợp với câu hỏi của OP ở đây, mặc dù ít hơn với cstheory.SE nói chung):
- "All-SAT sử dụng các điều khoản chặn tối thiểu" của Yinlei Yu, Pramod Subramanyan, Nestan Tsiskaridze, Sharad Malik, VLSI Design 2014. doi: 10.1109 / VLSID.2014.22 .
Đối với những người không có đăng ký IEEE, có một bản sao miễn phí trên trang web Princeton của Subramanyan . (Anh ấy sử dụng dịch vụ chia sẻ tệp để lưu trữ / phân phối các bản sao giấy tờ của mình và tôi không chắc các URL đó ổn định đến mức nào, do đó liên kết vòng xoay này.)
Ý chính của bài báo này dường như là:
Đóng góp của chúng tôi, thuật toán Non-Disjoint-Dec, tạo ra các mệnh đề chặn cực ngắn không chứa bất kỳ biến nào được ngụ ý trong bộ giải. Lưu ý rằng thông thường phần lớn các biến trong một minterm thỏa mãn được ngụ ý. Các mệnh đề chặn ngắn rất có lợi cho hiệu suất của bộ giải như đã được chứng minh trong đánh giá.
Việc triển khai của họ được xây dựng trên MiniSat. Mã nguồn cho phần mở rộng của họ dường như không có sẵn công khai. Mặc dù điều này dường như là một thói quen trong lĩnh vực All-SAT, vì vậy các bài báo trong lĩnh vực này chứa kết quả thử nghiệm chỉ cần thiết lập một số thuật toán đơn giản hơn hoặc ít hơn để đánh bại và có thể hiếm khi được so sánh trực tiếp (về mặt thử nghiệm kết quả) với bất kỳ thuật toán được công bố nào khác cho All-SAT. Bài viết của Jabbour et al. đề cập bởi Vijay D cũng thuộc loại này.
Như tôi không thấy nó được đề cập trong câu trả lời khác (nhưng chỉ trong nhận xét của András Salamon), [các điều khoản chặn phổ biến] techinique đã được giới thiệu trong: