Độ phức tạp của việc chuyển đổi một mạch boolean thành một công thức boolean

Cho một mạch boolean trên biến (chỉ sử dụng cổng NOT, AND và OR), cách hiệu quả nhất để trích xuất công thức boolean được đại diện bởi mạch là gì? Có một thuật toán polytime cho vấn đề này? $C$ $n$

cc.complexity-theory time-complexity boolean-functions

— Nikhil
nguồn

Mạch có loại cổng nào?

— Lev Reyzin

Những hạn chế đối với fan-in hoặc fan-out? Nếu nó chỉ là một quạt duy nhất thì nó không quan trọng: bản thân mạch về cơ bản là một AST cho công thức.

— Đánh dấu Reitblatt

Giới hạn fan-in là chung. Nhưng để chính xác, giả sử AND và OR có fan-in 2. Trong nhiều tài liệu tham khảo trong tài liệu, tôi thấy rằng một mạch và công thức được sử dụng thay thế cho nhau, nhưng tôi muốn biết nếu chuyển đổi một mạch thành công thức có dễ dàng không vấn đề.

— Nikhil

Nói chung, bạn sẽ mong đợi rằng bất kỳ công thức tương đương có thể có kích thước theo cấp số nhân ngay cả đối với một mạch nhỏ.

— Kristoffer Arnsfelt Hansen

Công thức kích thước đa thức tương đương với mạch

. Các mạch polysize (

) không biết tương đương với

. Các công thức và mạch được sử dụng thay thế cho nhau khi độ sâu của mạch bị giới hạn.

N C^{1}

$NC^1$

P / p o l y

$P/poly$

N C^{1}

$NC^1$

— Kaveh

Nếu tôi hiểu chính xác câu hỏi của bạn, tôi sẽ nói rằng bạn có thể sử dụng mức giảm tiêu chuẩn từ CIRCUIT-SAT sang SAT: Biểu diễn mỗi cổng như một biến mới, sau đó biểu diễn toàn bộ mạch ở dạng CNF, với mỗi mệnh đề có dạng , nơi là biến mới, và các công thức cho cổng được cho bởi , sử dụng các biến cho cửa khác để đại diện cho các đầu vào. Điều này có thể được thực hiện bằng cách truyền tải đơn giản (trong thời gian tuyến tính, rõ ràng là tối ưu). $(v\leftrightarrow\phi)$ $v$ $\phi$

Ví dụ: nếu bạn có ba đầu vào , và , với các cổng AND liên kết và cũng như và và một cổng OR liên kết đầu ra của chúng, bạn có thể đưa ra ba biến để đại diện cho gates- , , và , tương ứng và viết lại các công thức để $x_1$ $x_2$ $x_3$ $x_1$ $x_2$ $x_2$ $x_3$ $v_1$ $v_2$ $v_3$ Lưu ý rằng biến đầu ra được bao gồm rõ ràng.

(v_{1} \leftrightarrow (x_{1} \land x_{2})) \land (v_{2} \leftrightarrow (x_{2} \land x_{3})) \land (v_{3} \leftrightarrow (v_{1} \lor v_{2})) \land v_{3} .

$(v_1\leftrightarrow(x_1\land x_2))\land (v_2\leftrightarrow(x_2\land x_3))\land (v_3\leftrightarrow(v_1\lor v_2))\land v_3\,.$

Giới thiệu về thuật toán của Cormen et al. giải thích điều này một cách chi tiết, trong chương về NP-Complete.

— Magnus Lie Hetland
nguồn

Không CIRCUIT-SAT có sử dụng 1 cổng ra không?

— Đánh dấu Reitblatt

Chắc chắn, nhưng theo tôi có thể thấy, điều đó không ảnh hưởng đến việc giảm / biến đổi. Ý tưởng đại diện cho mỗi đầu ra là một biến mới có nghĩa là bạn có thể sử dụng lại mỗi đầu ra như một đầu vào nhiều lần (tương ứng với đầu ra quạt lớn tùy ý). Nói cách khác, giải pháp được đưa ra trong câu trả lời này sẽ hoạt động cho các mạch tùy ý.

— Magnus Lie Hetland

Tôi đoán rằng đây không phải là những gì đang được yêu cầu. Tôi nghĩ những gì muốn là tạo ra một công thức trên cùng một bộ biến như mạch.

— Kristoffer Arnsfelt Hansen

Hừm. Vâng, bạn có thể đúng. Giới thiệu các biến mới có ý nghĩa trong trường hợp CIRCUIT-SAT đến CNF-SAT, nhưng không phải trong một thiết lập chung hơn nữa, tôi đồng ý.

— Magnus Lie Hetland

C

$C$

x_{1}, x_{2}, \dots, x_{n}

$x_1, x_2, \ldots, x_n$

ϕ (x_{1}, x_{2}, \dots, x_{n})

$\phi(x_1, x_2, \ldots, x_n)$