Tại sao có hai cổng KHÔNG trong loạt?

Gần đây tôi đã xem xét các bảng dữ liệu cho IC 74HC139 để xem nó có phù hợp với dự án của tôi không, và đã xem qua sơ đồ logic sau đây gây cho tôi một chút kỳ lạ:

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

Đối với mỗi Yn đầu vào, có hai cổng KHÔNG sau cổng NAND ba đầu vào; Tôi không hiểu tại sao điều này lại cần thiết vì logic boolean đơn giản cho chúng ta biết:

Vì vậy, tôi giả sử có một số lý do dựa trên điện tử tại sao có hai biến tần trước khi đầu ra? Tôi đã nghe nói không phải cổng được gọi là bộ đệm đảo ngược trước đây và những cái được cho là cách ly mạch trước và sau, tuy nhiên, tôi không thể tuyên bố hiểu được việc sử dụng cái này vì vậy tôi đánh giá cao bất kỳ sự giác ngộ nào!

Lý do có thể:

1. Cân bằng tải
   • Người lái xe của A có một số lượng người hâm mộ không xác định để lái xe. Quạt ra trong mạch và ký sinh mà nó gây ra có thể được tính cho các mạch cụ thể, nhưng chúng tôi không biết các mạch khác được kết nối với trình điều khiển. Về cơ bản các bộ biến tần đang được sử dụng như bộ đệm tương đương. và giúp quản lý ký sinh trùng.
2. Thời gian và tổng số hiện tại
   • Để giảm sự cố chuyển đổi, bộ biến tần trạng thái thứ hai có thể được định kích thước cho một công tắc chuyển đổi nhanh hơn. Làm như vậy làm cho cập nhật đầu vào cổng NAND gần như cùng lúc. Với các đầu vào thay đổi ít theo định kỳ, năng lượng có thể được lưu và các trục trặc chuyển tiếp có thể được giảm.
3. Tăng cường tín hiệu và sức mạnh
   • Hãy nói VDD = 1,2V nhưng đầu vào là 0,9V. Đầu vào vẫn là logic 1, nhưng được coi là yếu khiến chuyển đổi chậm hơn và đốt cháy nhiều năng lượng hơn. Biến tần đầu tiên có thể có kích thước để xử lý chuyển tiếp tốt hơn, làm cho điện áp dễ dự đoán hơn cho phần còn lại của thiết kế.
   • Ngoài ra còn có khả năng thay đổi trong miền điện áp. Trong trường hợp này, bộ biến tần ở trạng thái đầu tiên có thể hoạt động như một bước xuống, ví dụ miền đầu vào 5V sang miền 2V.
4. Bất kỳ sự kết hợp nào ở trên

Thời gian cần thiết để một cổng chuyển đổi phụ thuộc vào lượng tải điện dung mà nó phải lái, kích thước của bóng bán dẫn và số lượng bóng bán dẫn nối tiếp. Một biến tần bao gồm một NFE (Transitor hiệu ứng trường N kênh) và một PFET (FET kênh P); một cổng NAND ba đầu vào có ba PFET song song và ba NFE nối tiếp. Để một cổng NAND 3 đầu vào chuyển đổi mức đầu ra thấp nhất có thể, một trong ba NFE sẽ phải lớn gấp ba lần một NFE của một biến tần.

Đối với một con chip nhỏ như con chip này, các bóng bán dẫn duy nhất phải điều khiển bất kỳ tải trọng đáng kể nào là những bóng được kết nối với các chân đầu ra. Sử dụng bốn đầu ra được điều khiển bởi bộ biến tần, sẽ cần phải có bốn PFET lớn và bốn NFE lớn, cộng với một loạt các đầu ra nhỏ. Nếu một người gán cho NFE một diện tích là "1", thì các PFET có thể có diện tích khoảng 1,5 (vật liệu kênh P không hoạt động tốt như kênh N), cho tổng diện tích khoảng 10. Nếu đầu ra được điều khiển trực tiếp bởi các cổng NAND, cần phải sử dụng mười hai PFET lớn (tổng diện tích 18) và mười hai NFE lớn (tổng diện tích 36, cho tổng diện tích khoảng 54. Thêm 20 NFE nhỏ và 20 PFET nhỏ [12 mỗi đối với NAND và 8 cho mỗi bộ biến tần] mạch sẽ giảm diện tích tiêu thụ bởi các bóng bán dẫn lớn xuống 44 đơn vị - hơn 80%!

Mặc dù có một số trường hợp khi chân đầu ra sẽ được điều khiển trực tiếp bởi "cổng logic" khác với biến tần, việc điều khiển đầu ra theo kiểu như vậy làm tăng đáng kể diện tích cần thiết cho bóng bán dẫn đầu ra; nó thường chỉ có giá trị trong trường hợp, ví dụ như một thiết bị có hai đầu vào cấp nguồn và nó phải có khả năng khiến đầu ra của nó ở mức thấp ngay cả khi chỉ có một nguồn cung cấp hoạt động.

Nếu cổng NAND được chế tạo theo cách rõ ràng (ba bóng bán dẫn song song với GND và ba bóng bán dẫn nối tiếp với Vdd) thì nó sẽ có khả năng nguồn thấp, quá trình chuyển đổi sẽ không sắc nét và thời gian trễ sẽ phụ thuộc vào điện dung. Thêm một bộ đệm (hoặc hai để khôi phục logic) sẽ dọn sạch tất cả những vấn đề đó.

Đây là những gì một biến tần không có bộ đệm điển hình (sơ đồ như thế này) ...

Hàm ..transfer (đầu ra so với đầu vào được hiển thị trên dòng (1)) trông giống như:

Với bộ đệm, đường thẳng (1) sẽ gần hơn với hình vuông. (dòng thứ hai là dòng được vẽ).

Điều này thật ngớ ngẩn nếu bạn chỉ cố gắng truyền đạt logic của chip. Có lẽ nó được vẽ theo cách này bởi vì bên trong có một số giai đoạn đệm. Các cổng nội bộ có lẽ là rất nhỏ với khả năng ổ đĩa ít. Tín hiệu đi ra ngoài cần phải đi qua một bộ đệm có thể nguồn và chìm nhiều hơn hiện tại. Bằng cách nào đó chi tiết triển khai này dường như đã biến nó thành mô tả logic, nơi nó không thuộc về. Logic sẽ giống nhau nếu hai bộ biến tần nối tiếp được thay thế bằng một sợi dây. Sau đó, nên có một tốc độ tổng thể và thông số kỹ thuật ổ đĩa hiện tại cho đầu ra. Bạn cũng có thể hình dung ra các cổng NAND chậm hơn và mạnh hơn.

Trong khi điều này có vẻ như là một điều vô nghĩa để làm, nó có ứng dụng thực tế. Điều này sẽ tăng tín hiệu đầu ra yếu. Mức không thay đổi, nhưng toàn bộ khả năng tìm nguồn cung ứng hoặc chìm hiện tại của biến tần cuối cùng có sẵn để tăng khả năng chịu tải nếu cần

Trong quá khứ, sự sắp xếp như vậy đã được sử dụng cho một sự chậm trễ.