Làm thế nào một CPU có thể cung cấp nhiều hơn một lệnh trong mỗi chu kỳ?

Hướng dẫn của Wikipedia trên mỗi trang thứ hai nói rằng i7 3630QM cung cấp ~ 110.000 MIPS với tần số 3,2 GHz; nó sẽ là (110 / 3.2 hướng dẫn) / 4 lõi = ~ 8,6 hướng dẫn trên mỗi chu kỳ trên mỗi lõi?! Làm thế nào một lõi đơn có thể cung cấp nhiều hơn một lệnh trong mỗi chu kỳ?

Theo hiểu biết của tôi, một đường ống chỉ có thể cung cấp một kết quả cho mỗi đồng hồ.

Đây là những suy nghĩ của tôi:

• Tần số nội bộ thực sự cao hơn 3,2 GHz
• Một số phần của CPU không đồng bộ theo cách mà một người khiêm tốn như tôi không thể hiểu được
• Có nhiều đường ống đồng thời trên mỗi lõi
• Một đường ống có thể cung cấp nhiều hơn kết quả trên mỗi đồng hồ, một hướng dẫn có thể bỏ qua các giai đoạn đường ống và có nhiều trình nạp trước để theo kịp
• Tôi đang thiếu một cái gì đó

Thứ nhất, như bình luận Keelan của và câu trả lời Turbo J điểm ra, việc đo lường là 113.093 Dhrystone MIPS không có nguồn gốc MIPS.

Kiến trúc vi mô cầu Ivy của i7 3630QM chỉ có thể cam kết 4 bản nhạc được hợp nhất trong mỗi chu kỳ, mặc dù nó có thể bắt đầu thực hiện 6 bản nhạc trên mỗi chu kỳ. (Số lượng μops hợp nhất trong một dấu vết của mã là xấp xỉ bằng với số hướng dẫn, một số hướng dẫn phức tạp được giải mã thành nhiều μops không được hợp nhất và một số cặp hướng dẫn có thể được hợp nhất thành một μop duy nhất, ví dụ như, một so sánh ngay lập tức theo sau là một bước nhảy có điều kiện.)

Hai trong số những suy đoán của bạn về cách thực hiện nhiều hướng dẫn trong một chu kỳ duy nhất là khá hợp lệ và đã được sử dụng trong các bộ xử lý thực tế. Suy đoán đầu tiên của bạn, rằng đồng hồ bên trong nhanh hơn được sử dụng, đã được sử dụng trong ALU "quả cầu lửa" ban đầu của Pentium 4. Các ALU này được đo ở tần số gấp đôi tần số của phần còn lại của lõi, vốn đã tương đối cao.

(Điều này đã được thực hiện bằng cách sử dụng ALU so le trong đó nửa dưới của phép cộng được thực hiện trong một chu kỳ, cho phép thao tác phụ thuộc sử dụng nửa dưới của kết quả trong chu kỳ tiếp theo. Đối với các hoạt động như thêm, xor hoặc dịch chuyển trái chỉ cần nửa dưới của toán hạng để tạo ra nửa dưới của kết quả, thì điều đáng kinh ngạc đó còn được gọi là đường ống rộng cho phép độ trễ kết quả chu kỳ đơn cũng như thông lượng chu kỳ đơn.)

Một kỹ thuật có liên quan, ALU xếp tầng, được HyperSPARC sử dụng. HyperSPARC đã đưa kết quả từ hai ALU vào ALU thứ ba. Điều này cho phép hai hoạt động phụ thuộc độc lập và thứ ba được thực hiện trong một chu kỳ.

Suy đoán của bạn rằng "có nhiều đường ống đồng thời trên mỗi lõi" là kỹ thuật khác đã được sử dụng. Kiểu thiết kế này được gọi là superscalar và cho đến nay là phương tiện phổ biến nhất để tăng số lượng hoạt động được thực hiện trong một chu kỳ.

Ngoài ra còn có một vài tỷ lệ cược và kết thúc thực hiện lệnh khác có thể đáng chú ý. Một số hoạt động có thể được thực hiện hiệu quả hơn bên ngoài các đơn vị thực thi thông thường. Kỹ thuật loại bỏ di chuyển khai thác việc sử dụng đổi tên đăng ký trong các bộ xử lý không theo thứ tự để thực hiện các hoạt động di chuyển trong khi đổi tên đăng ký; di chuyển chỉ cần sao chép số đăng ký vật lý từ một vị trí trong bảng đổi tên (được gọi là bảng bí danh đăng ký) sang vị trí khác. Điều này không chỉ làm tăng hiệu quả chiều rộng thực hiện mà còn loại bỏ sự phụ thuộc. Kỹ thuật này đã được sử dụng sớm với x87 dựa trên ngăn xếp, nhưng hiện được sử dụng rộng rãi trong các bộ xử lý x86 hiệu suất cao của Intel. (Việc sử dụng các hướng dẫn phá hủy, hai toán hạng trong x86 làm cho việc loại bỏ di chuyển trở nên hữu ích hơn so với trong RISC điển hình.)

Một kỹ thuật tương tự như loại bỏ di chuyển là xử lý các hướng dẫn zeroing đăng ký trong khi đổi tên. Bằng cách cung cấp tên thanh ghi cung cấp giá trị 0, một lệnh xóa thanh ghi (như xor hoặc trừ với cả hai toán hạng là cùng một thanh ghi) có thể chỉ cần chèn tên đó vào bảng đổi tên (RAT).

Một kỹ thuật khác được sử dụng bởi một số bộ xử lý x86 giúp giảm chi phí cho các hoạt động đẩy và pop. Thông thường, một lệnh sử dụng con trỏ ngăn xếp sẽ phải đợi một chu kỳ đầy đủ cho lần đẩy hoặc bật trước đó để cập nhật giá trị cho con trỏ ngăn xếp. Bằng cách nhận ra rằng đẩy và bật chỉ cộng hoặc trừ một giá trị nhỏ cho con trỏ ngăn xếp, người ta có thể tính toán kết quả của nhiều phép cộng / phép trừ song song. Độ trễ chính cho phép cộng là lan truyền mang, nhưng với các giá trị nhỏ, các bit quan trọng hơn của giá trị cơ sở, trong trường hợp này, con trỏ ngăn xếp sẽ chỉ có tối đa một lần mang. Điều này cho phép tối ưu hóa tương tự như trình bổ sung chọn mang theo được áp dụng cho nhiều lần thêm các giá trị nhỏ. Ngoài ra, vì con trỏ ngăn xếp thường chỉ được cập nhật bởi các hằng số,

Cũng có thể hợp nhất các hướng dẫn thành một hoạt động phức tạp hơn. Mặc dù quá trình phân tách ngược các hướng dẫn thành nhiều thao tác đơn giản hơn là một kỹ thuật cũ, các hướng dẫn hợp nhất (mà Intel thuật ngữ hợp nhất macro-op) có thể cho phép thực hiện để hỗ trợ các hoạt động phức tạp hơn các thao tác được trình bày trong tập lệnh.

Về mặt lý thuyết, các kỹ thuật khác đã được đề xuất. Các hằng số nhỏ khác 0 có thể được hỗ trợ trong RAT và một số thao tác đơn giản sử dụng hoặc tạo ra các giá trị nhỏ như vậy có thể được xử lý sớm. ("Nội dung đăng ký vật lý", Mikko H. Lipasti và cộng sự, 2004, đã đề xuất sử dụng RAT như một phương tiện để giảm số lượng đăng ký, nhưng ý tưởng có thể được mở rộng để hỗ trợ tải số lượng nhỏ và các thao tác đơn giản trên số lượng nhỏ.)

Đối với bộ đệm theo dõi (lưu trữ các chuỗi hướng dẫn theo các giả định cụ thể của luồng điều khiển), có thể có cơ hội hợp nhất các hoạt động được phân tách bởi các nhánh và loại bỏ các hoạt động tạo ra kết quả không sử dụng trong theo dõi. Bộ nhớ đệm của các tối ưu hóa trong bộ đệm theo dõi cũng có thể khuyến khích thực hiện tối ưu hóa như hợp nhất lệnh có thể không đáng nếu chúng phải được thực hiện mỗi khi luồng lệnh được tìm nạp.

Dự đoán giá trị có thể được sử dụng để tăng số lượng các hoạt động có thể được thực hiện song song bằng cách loại bỏ các phụ thuộc. Công cụ dự đoán giá trị dựa trên bước tiến tương tự như tối ưu hóa pop / đẩy của một công cụ ngăn xếp chuyên dụng đã đề cập trước đó. Nó có thể tính toán nhiều bổ sung chủ yếu song song, loại bỏ việc xê-ri hóa. Ý tưởng chung về dự đoán giá trị là với giá trị dự đoán, các hoạt động phụ thuộc có thể tiến hành không chậm trễ. .

Một số phép thuật đen tối xảy ra ở bên trong các bộ xử lý hiện đại, nhưng suy nghĩ của bạn chắc chắn là đi đúng hướng.

Chìa khóa để hiểu được hiệu quả của các bộ xử lý hiện đại là nhận ra rằng chúng là siêu khối . Từ Wikipedia (nhấn mạnh của tôi):

Một kiến ​​trúc CPU siêu khối thực hiện một dạng song song được gọi là song song mức lệnh trong một bộ xử lý. Do đó, nó cho phép thông lượng CPU nhanh hơn so với tốc độ xung nhịp nhất định.

Những bộ xử lý hiện đại này có nhiều đơn vị thực thi trên mỗi lõi, như bạn đoán. Siêu phân luồng rất thú vị để xem xét, một số phần của đường ống được nhân đôi nhưng một số thì không.

Thực hiện không theo thứ tự cũng thú vị để đọc về, nhưng không trả lời trực tiếp câu hỏi của bạn. Nó làm giảm số lượng chu kỳ CPU "lãng phí" mặc dù.

Hiệu quả cũng bị ảnh hưởng bởi nhiều thứ khác có thể gây ra sự cố trong bộ xử lý, bao gồm (nhưng chắc chắn không giới hạn):

• Kết quả của các hướng dẫn trước đây không có sẵn.
• Bộ nhớ cache bị mất.
• Việc phân nhánh mã, sẽ làm mất hiệu lực các hướng dẫn đã tìm nạp (đọc về dự đoán chi nhánh ở đây và đây ).

Trình biên dịch hiện đại cố gắng giúp với nhiều mục trên, bộ xử lý sẽ tiếp quản. Để có một ví dụ tốt, hãy xem câu hỏi này ở nơi khác trên Stackexchange, trong đó nêu bật một sự khác biệt quan trọng giữa hai hướng dẫn có thể làm điều tương tự (trong một số trường hợp). Tuy nhiên, một cái có thể "nhanh hơn" so với cái khác trên một số bộ xử lý do đơn vị thực thi đang sử dụng.

Để biết giải thích có thể đọc được của con người về đường ống CPU hiện đại, hãy xem Hành trình qua đường ống CPU . Để được giải thích kỹ thuật hơn, hãy xem bài viết về Kiến trúc vi mô của Agner Fog .

Bạn nghĩ điều gì đã xảy ra: Tất cả các kỹ sư của Intel, AMD và IBM đều đọc rằng một đường ống chỉ có thể cung cấp một kết quả cho mỗi chu kỳ và họ nói "ồ, vậy thì, không thể làm cho các bộ xử lý này nhanh hơn". Hoặc họ đã đọc điều này và nói: "Không thể cung cấp nhiều hơn một kết quả cho mỗi chu kỳ? Chúng tôi sẽ xem về điều đó!".

Để có phần giới thiệu tốt về kiến ​​trúc Haswell, ví dụ, bạn có thể theo liên kết này http://www.realworldtech.com/haswell-cpu/ hoặc bạn chỉ cần truy cập trang web của Intel và bạn sẽ tìm thấy một chút tài liệu ở đó.

Mỗi lõi của bộ xử lý Haswell có một số lượng lớn các đơn vị thực thi, có thể thực hiện các hoạt động độc lập với nhau, do đó nhiều hoạt động có thể được thực hiện song song. Tiếp theo, bộ xử lý Haswell có một số đơn vị thực thi xử lý các hoạt động vectơ có kích thước lên tới 256 bit. Ví dụ, một phép toán vectơ có thể thực hiện bốn phép toán dấu phẩy động chính xác kép hoặc tám phép toán dấu phẩy động chính xác đơn trong một phép toán vectơ. Và cuối cùng, bộ xử lý Haswell hỗ trợ "cộng bội nhân", điều đó có nghĩa là việc tính toán một lần b cộng với c chỉ là một thao tác duy nhất.

Tối đa về mặt lý thuyết, vì Haswell có hai đơn vị có khả năng hợp nhất đa bội, là hai phép toán nhân bội cộng trong mỗi chu kỳ, mỗi phép toán thực hiện tám phép nhân chính xác đơn cộng với phép cộng hoặc 32 phép toán dấu phẩy động chính xác đơn.

Bộ xử lý 3630 không nằm trong bảng giá mới nhất của Intel, nhưng có những model như 3740QM với bốn lõi. Vì vậy, thay vì 32, bạn có thể nhận được 128 thao tác dấu phẩy động trên mỗi chu kỳ đồng hồ. Đây là tối đa lý thuyết. Đạt được một nửa số đó trong cuộc sống thực là một thách thức, nhưng không phải là không thể đối với các nhiệm vụ phù hợp. Có những bộ xử lý khác có sẵn với tối đa 15 lõi (với mức giá mà ngay cả những người cuồng tín chơi game nhất cũng không phải trả).

Vì vậy, bạn có một sự kết hợp của nhiều số nhân:

1. Nhiều lõi cho mỗi bộ xử lý.
2. (Siêu phân luồng, không được đề cập trước đây, cho phép bạn tiến gần hơn đến giới hạn lý thuyết)
3. Hoạt động nhân thêm cộng được thực hiện hai hoạt động số học chỉ tính là một.
4. Các vectơ 256 bit thực hiện 8 thao tác chỉ được tính là một.
5. Hai đơn vị thực hiện véc tơ có khả năng xử lý cộng gộp.

8,6 hoạt động trên mỗi chu kỳ không quá khó để đạt được. Ngay cả 8,6 hoạt động trên mỗi chu kỳ trên mỗi lõi không quá khó.

Điểm chuẩn Dstallone là từ năm 1984 và máy VAX 1 MIPS danh nghĩa tương ứng không hiệu quả lắm về mặt hiện đại. Ngay cả một Cortex M3 cũng cung cấp 1,25 DMPIS / MHz.

Bộ xử lý Intel Core ach architecture thực sự có thể chạy song song nhiều hướng dẫn trong một lõi, bởi vì có nhiều đơn vị tính toán hiện diện.

Tôi đã học được rất nhiều từ Jon "Hannibal" của Ars Technica Stokes những bài viết xuất sắc và phong phú về chủ đề kiến ​​trúc vi xử lý. Các bài viết có một ít ngày (chúng dường như là từ khoảng năm 2004), nhưng vẫn còn rất phù hợp.

• Tìm hiểu về Bộ vi xử lý, Phần I: Các khái niệm tính toán cơ bản
• Tìm hiểu về đường ống và thực thi siêu lớp, Phần II của Tìm hiểu về bộ vi xử lý
• Pipelining: Tổng quan (Phần I)
• Đường ống: Tổng quan (Phần II)
• Pentium: Lịch sử kiến ​​trúc của Bộ xử lý máy tính để bàn nổi tiếng nhất thế giới, Phần I: Từ Pentium đến P6
• Pentium: Lịch sử kiến ​​trúc của Bộ xử lý máy tính để bàn nổi tiếng nhất thế giới, Phần II: Từ Pentium 4 đến Pentium M và Prescott
• Pentium 4 và G4e: So sánh kiến ​​trúc
• RISC so với CISC: Thời đại hậu RISC

Một số liên kết đến phần tiếp theo của bài viết đã bị hỏng, tuy nhiên có vẻ như bạn có thể tự sửa chúng bằng cách so sánh cẩn thận URL của phần đầu tiên và URL bị hỏng của trang tiếp theo (ví dụ: thêm một nơi m-nào đó vào URL).

(vâng, đây là một câu trả lời chỉ liên kết được tôn vinh, xin lỗi; các bài viết quá hay để không đề cập đến chúng)