Bảng dữ liệu Atmel cho biết "ADC được tối ưu hóa cho tín hiệu tương tự có trở kháng đầu ra xấp xỉ 10KΩ hoặc ít hơn. Nếu sử dụng nguồn như vậy, thời gian lấy mẫu sẽ không đáng kể".
Để có trở kháng từ 10K trở xuống, các điện trở trong dải phân cách phải từ 20K trở xuống. Như những người khác đã chỉ ra, việc hạ thấp điện trở tiêu thụ nhiều năng lượng hơn, vì vậy sử dụng điện trở 20K có ý nghĩa với tôi.Ω
mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab
Chỉnh sửa: Để giải thích trở kháng nguồn nhìn vào "giữa" của dải phân cách và đỉnh:
Nếu đỉnh của dải phân cách đi đến điện áp 'cứng' (pin trong trường hợp này), trở kháng nhìn vào điểm trung tâm là 20K || 20K. Bạn có thể nghĩ nó là 20K | | (20K + R) trong đó R là điện trở nguồn của pin (hoặc bất cứ thứ gì trên đỉnh của bộ chia được kết nối với). Kể từ R << 20K, nó rất gần với 20K | | 20K = 10K. Nếu bạn ngắt kết nối pin, (R ) sẽ là 20K.→ ∞
Trở kháng từ quan điểm của pin (nhìn xuống dải phân cách) là khoảng 20 + 20 = 40K, do đó, cống chỉ là vài trăm uA. Đó là bởi vì trở kháng đầu vào của ADC rất cao và song song với 20K, do đó, nó tương đương với 20K, và nó nối tiếp với 20K khác.