Làm thế nào là đường chéo được thực hiện trên vi mạch?

Tôi luôn tưởng tượng việc sản xuất vi mạch quang là một quá trình tạo lớp 2D mà không cần phân lớp, do đó tạo ra một vấn đề tôpô cho mạch khi bạn có một số hoặc trong đó, chắc chắn sẽ là trường hợp không quan trọng thiết kế. K $K_{3,3}$$K_5$

Và có những bài báo nói về việc sản xuất chip "3D" với nhiều lớp để tiết kiệm không gian, từ đó thêm vào sự nhầm lẫn.

Vâng, điều đó thật đáng buồn, nhưng đó là những gì tôi học được ở trường, một loạt câu đố bí ẩn. Không có gì lạ khi mọi người bắt đầu thuyết âm mưu về người ngoài hành tinh phục vụ những công nghệ đó cho chúng ta.

Vậy làm thế nào chúng ta có thể xây dựng các bộ xử lý và chip phức tạp chỉ bằng cách sử dụng cấu trúc liên kết 2D?

Nó chỉ ra rằng có những lớp, nhưng mọi người đôi khi bỏ qua những khi nói về cách một vi mạch hoạt động.

Quá trình giới thiệu các lớp được gọi là Back end of line, hoặc BEOL .

Về cơ bản nó hoạt động như thế này:

• Tạo lớp chip 2D bằng phương pháp quang khắc
• Áp dụng một lớp cách điện
• Khoan lỗ vào lớp đó
• Áp dụng một lớp tiến hành, cũng lấp đầy các lỗ đã tạo và tạo đường dẫn mạch hoặc kết nối
• Lặp lại các bước đó thường xuyên khi cần thiết và quy trình sản xuất của bạn và có thể các cân nhắc khác như thiết kế nhiệt cho phép

Luôn có ít nhất hai lớp dẫn điện trên chip có thể được sử dụng để định tuyến tín hiệu - chính silicon và ít nhất một lớp kim loại.

Trong các quy trình sản xuất sớm nhất chỉ có một lớp kim loại, "bộ nhảy" cho phép tín hiệu xuyên qua có thể được tạo ra bằng cách khuếch tán hoặc cấy một đường dẫn vào silicon số lượng lớn hoặc bằng cách tạo một đường dẫn trong "poly" (silicon đa tinh thể ) lớp được sử dụng cho các cổng MOSFET trong một số quy trình. Vias (lỗ) trong lớp ôxit silic cách điện cho phép dòng điện chạy giữa các lớp khi cần thiết.

Các chip hiện đại, đặc biệt là các chip logic hiệu suất cao, mật độ cao, có nhiều lớp kim loại và oxit - 6 hoặc 8 hoặc nhiều hơn, tương tự như PCB nhiều lớp.

Dưới đây là SEM (Quét micrograp điện tử) hiển thị một mặt cắt ngang qua chiều rộng của một vài bóng bán dẫn.

Nhãn ở phía bên tay phải là chức năng / vị trí trong ngăn xếp. Nhãn ở phía bên tay trái là vật liệu.

Cấu trúc dọc màu đen nối cổng với lớp kim loại thứ 1 được gọi là tiếp điểm. Nó bao gồm một lớp hạt Titan, lớp rào cản TiN và phích cắm Vonfram.

Interlayer Via giữa M !, M2, M3 và M4 không được hiển thị.

Như một phần thưởng, có một cái gì đó rất bất thường về cấu trúc này. bất cứ ai có thể nói nó là gì? trả lời trong các ý kiến.