Nếu có bất kỳ bài học EMI / SI nào tôi đã tham gia, thì đó là để giảm thiểu các vòng lặp trở lại càng nhiều càng tốt. Bạn có thể làm việc rất nhiều hướng dẫn EMI / SI từ một tuyên bố đơn giản đó.
Tuy nhiên, thậm chí chưa từng thấy Hyperlynx hoặc bất kỳ loại công cụ mô phỏng RF đầy đủ nào ... thật khó để tưởng tượng cụ thể tôi cần tập trung vào điều gì. Kiến thức của tôi cũng hoàn toàn dựa trên sách / internet ... không chính thức hoặc dựa trên quá nhiều cuộc thảo luận với các chuyên gia nên tôi có thể có những quan niệm hoặc khoảng trống kỳ lạ.
Như tôi tưởng tượng, tôi có hai thành phần chính cho tín hiệu trở lại. Đầu tiên là tín hiệu trở về tần số thấp (DC-ish) thường đi theo như bạn mong đợi ... dọc theo đường điện trở thấp nhất qua mạng / mặt phẳng nguồn.
Thành phần thứ hai là tín hiệu trở về tần số cao, cố gắng theo dõi dấu vết tín hiệu trên mặt phẳng mặt đất. Nếu bạn chuyển lớp từ lớp trên cùng sang lớp dưới cùng trên bảng 4 lớp (tín hiệu, mặt đất, nguồn, tín hiệu) thì tín hiệu trả về HF sẽ như tôi hiểu nó cố gắng nhảy từ mặt phẳng mặt đất sang mặt phẳng nguồn bằng cách đi đường vòng thông qua đường dẫn có sẵn gần nhất (nắp tách rời gần nhất, hy vọng ... mà HF cũng có thể là một đoạn ngắn).
Tôi cho rằng nếu bạn đặt hai thành phần này về độ tự cảm thì thực sự tất cả đều giống nhau (gần điện trở DC là vấn đề quan trọng, ở độ tự cảm thấp hơn HF có nghĩa là đi theo bên dưới dấu vết) .. nhưng tôi dễ hình dung ra chúng hơn riêng biệt như hai chế độ khác nhau để đối phó.
Nếu tôi ổn cho đến nay, thì nó hoạt động như thế nào trên các lớp tín hiệu bên trong với hai mặt phẳng liền kề?
Tôi có một bảng 6 lớp (tín hiệu, mặt đất, nguồn, tín hiệu, mặt đất, tín hiệu). Mỗi lớp tín hiệu có một mặt phẳng mặt đất liền kề hoàn toàn không bị phá vỡ (ngoại trừ vias / lỗ, rõ ràng). Lớp tín hiệu giữa cũng có một mặt phẳng nguồn liền kề. Máy bay điện được chia thành nhiều khu vực. Tôi đã cố gắng giữ điều đó ở mức tối thiểu, nhưng ví dụ, phần tách 5V của tôi có dạng hình chữ "C" dày xung quanh bên ngoài bảng. Hầu hết phần còn lại là 3,3V, với vùng 1,8V nằm dưới phần lớn của một máy phát điện lớn, với vùng 1,2V rất nhỏ gần trung tâm.
(1) Mặt phẳng công suất phân tách của tôi có gây ra sự cố cho tôi ngay cả khi tôi tập trung vào việc đảm bảo các tín hiệu có đường trở lại tốt qua các mặt phẳng không? (2) Đường dẫn trở lại tần số thấp có đường vòng rộng trên mặt phẳng phân chia 5V hình chữ "C" của tôi có gây rắc rối không? (Tôi thường nghĩ là không ...?)
Tôi có thể tưởng tượng rằng hai mặt phẳng không bị phá vỡ có độ tự cảm gần như bằng nhau có thể tạo ra dòng điện trở lại chảy trong cả hai ... nhưng phỏng đoán hoang dã của tôi là bất kỳ đường vòng quan trọng nào được yêu cầu trên mặt phẳng điện sẽ làm cho tín hiệu trở lại bị lệch rất nhiều so với mặt phẳng mặt đất.
(3) Ngoài ra, các lớp giữa và dưới cùng có chung mặt phẳng. Vấn đề đó lớn đến mức nào? Tôi trực giác đoán rằng các dấu vết trực tiếp trên mỗi người chia sẻ cùng một lần hoàn trả mặt đất sẽ gây trở ngại cho nhau hơn so với việc ghép dấu vết liền kề đơn giản trên cùng một lớp. Tôi có cần phải làm việc chăm chỉ hơn ở đó để đảm bảo điều đó không xảy ra không?
Tôi nghi ngờ có thể có một bình luận "vâng nói chung, nhưng bạn không thể biết mà không mô phỏng nó" sắp tới ... giả sử tôi đang nói chung.
EDIT: Ồ, tôi chỉ nghĩ về một cái gì đó. Sẽ vượt qua một mặt phẳng điện chia vít trở kháng theo dõi cho đường dây? Tôi có thể thấy làm thế nào trở kháng theo dõi lý tưởng thấp hơn một phần dựa trên việc có hai mặt phẳng ... và nếu một chiếc bị vỡ có thể là một vấn đề ...?
EDIT EDIT: Được rồi, tôi đã trả lời một phần câu hỏi của tôi về việc chia sẻ mặt phẳng giữa các lớp tín hiệu. Độ sâu hiệu ứng da có lẽ chủ yếu giới hạn các tín hiệu về phía mặt phẳng của chúng. (1/2 Oz đồng = 0,7 triệu giây, độ sâu của da @ 50 MHz là 0,4 triệu, 0,2 triệu @ 200 MHz .. vì vậy, mọi thứ trên 65 MHz nên được đặt ở phía bên của mặt phẳng. Tôi lo lắng nhất về tín hiệu DDR2 200 MHz, nhưng <65 MHz các thành phần đó vẫn có thể là một vấn đề)