Định tuyến PCB: EMI và tính toàn vẹn tín hiệu, trả về các câu hỏi hiện tại


17

Nếu có bất kỳ bài học EMI / SI nào tôi đã tham gia, thì đó là để giảm thiểu các vòng lặp trở lại càng nhiều càng tốt. Bạn có thể làm việc rất nhiều hướng dẫn EMI / SI từ một tuyên bố đơn giản đó.

Tuy nhiên, thậm chí chưa từng thấy Hyperlynx hoặc bất kỳ loại công cụ mô phỏng RF đầy đủ nào ... thật khó để tưởng tượng cụ thể tôi cần tập trung vào điều gì. Kiến thức của tôi cũng hoàn toàn dựa trên sách / internet ... không chính thức hoặc dựa trên quá nhiều cuộc thảo luận với các chuyên gia nên tôi có thể có những quan niệm hoặc khoảng trống kỳ lạ.

Như tôi tưởng tượng, tôi có hai thành phần chính cho tín hiệu trở lại. Đầu tiên là tín hiệu trở về tần số thấp (DC-ish) thường đi theo như bạn mong đợi ... dọc theo đường điện trở thấp nhất qua mạng / mặt phẳng nguồn.

Thành phần thứ hai là tín hiệu trở về tần số cao, cố gắng theo dõi dấu vết tín hiệu trên mặt phẳng mặt đất. Nếu bạn chuyển lớp từ lớp trên cùng sang lớp dưới cùng trên bảng 4 lớp (tín hiệu, mặt đất, nguồn, tín hiệu) thì tín hiệu trả về HF sẽ như tôi hiểu nó cố gắng nhảy từ mặt phẳng mặt đất sang mặt phẳng nguồn bằng cách đi đường vòng thông qua đường dẫn có sẵn gần nhất (nắp tách rời gần nhất, hy vọng ... mà HF cũng có thể là một đoạn ngắn).

Tôi cho rằng nếu bạn đặt hai thành phần này về độ tự cảm thì thực sự tất cả đều giống nhau (gần điện trở DC là vấn đề quan trọng, ở độ tự cảm thấp hơn HF có nghĩa là đi theo bên dưới dấu vết) .. nhưng tôi dễ hình dung ra chúng hơn riêng biệt như hai chế độ khác nhau để đối phó.

Nếu tôi ổn cho đến nay, thì nó hoạt động như thế nào trên các lớp tín hiệu bên trong với hai mặt phẳng liền kề?

Tôi có một bảng 6 lớp (tín hiệu, mặt đất, nguồn, tín hiệu, mặt đất, tín hiệu). Mỗi lớp tín hiệu có một mặt phẳng mặt đất liền kề hoàn toàn không bị phá vỡ (ngoại trừ vias / lỗ, rõ ràng). Lớp tín hiệu giữa cũng có một mặt phẳng nguồn liền kề. Máy bay điện được chia thành nhiều khu vực. Tôi đã cố gắng giữ điều đó ở mức tối thiểu, nhưng ví dụ, phần tách 5V của tôi có dạng hình chữ "C" dày xung quanh bên ngoài bảng. Hầu hết phần còn lại là 3,3V, với vùng 1,8V nằm dưới phần lớn của một máy phát điện lớn, với vùng 1,2V rất nhỏ gần trung tâm.

(1) Mặt phẳng công suất phân tách của tôi có gây ra sự cố cho tôi ngay cả khi tôi tập trung vào việc đảm bảo các tín hiệu có đường trở lại tốt qua các mặt phẳng không? (2) Đường dẫn trở lại tần số thấp có đường vòng rộng trên mặt phẳng phân chia 5V hình chữ "C" của tôi có gây rắc rối không? (Tôi thường nghĩ là không ...?)

Tôi có thể tưởng tượng rằng hai mặt phẳng không bị phá vỡ có độ tự cảm gần như bằng nhau có thể tạo ra dòng điện trở lại chảy trong cả hai ... nhưng phỏng đoán hoang dã của tôi là bất kỳ đường vòng quan trọng nào được yêu cầu trên mặt phẳng điện sẽ làm cho tín hiệu trở lại bị lệch rất nhiều so với mặt phẳng mặt đất.

(3) Ngoài ra, các lớp giữa và dưới cùng có chung mặt phẳng. Vấn đề đó lớn đến mức nào? Tôi trực giác đoán rằng các dấu vết trực tiếp trên mỗi người chia sẻ cùng một lần hoàn trả mặt đất sẽ gây trở ngại cho nhau hơn so với việc ghép dấu vết liền kề đơn giản trên cùng một lớp. Tôi có cần phải làm việc chăm chỉ hơn ở đó để đảm bảo điều đó không xảy ra không?

Tôi nghi ngờ có thể có một bình luận "vâng nói chung, nhưng bạn không thể biết mà không mô phỏng nó" sắp tới ... giả sử tôi đang nói chung.

EDIT: Ồ, tôi chỉ nghĩ về một cái gì đó. Sẽ vượt qua một mặt phẳng điện chia vít trở kháng theo dõi cho đường dây? Tôi có thể thấy làm thế nào trở kháng theo dõi lý tưởng thấp hơn một phần dựa trên việc có hai mặt phẳng ... và nếu một chiếc bị vỡ có thể là một vấn đề ...?

EDIT EDIT: Được rồi, tôi đã trả lời một phần câu hỏi của tôi về việc chia sẻ mặt phẳng giữa các lớp tín hiệu. Độ sâu hiệu ứng da có lẽ chủ yếu giới hạn các tín hiệu về phía mặt phẳng của chúng. (1/2 Oz đồng = 0,7 triệu giây, độ sâu của da @ 50 MHz là 0,4 triệu, 0,2 triệu @ 200 MHz .. vì vậy, mọi thứ trên 65 MHz nên được đặt ở phía bên của mặt phẳng. Tôi lo lắng nhất về tín hiệu DDR2 200 MHz, nhưng <65 MHz các thành phần đó vẫn có thể là một vấn đề)


Tôi thích câu hỏi này .. Bạn có thể giải thích một chút về "Nếu bạn chuyển lớp từ nói lớp trên sang lớp dưới cùng trên bảng 4 lớp (tín hiệu, mặt đất, nguồn, tín hiệu) thì tín hiệu trở về HF sẽ như tôi hiểu cố gắng nhảy từ mặt phẳng mặt đất sang mặt phẳng năng lượng bằng cách đi vòng qua đường có sẵn gần nhất (nắp tách rời gần nhất, hy vọng ... cái HF nào cũng có thể ngắn). "?
richieqianle

Câu trả lời:


8

Tôi nghĩ rằng bạn đang đi đúng hướng, một vài lưu ý,

1) Với dấu vết tín hiệu giữa hai mặt phẳng, dòng trở về sẽ phân chia giữa hai mặt phẳng, ngay cả khi một trong hai mặt phẳng bị tách. Dòng trở về không thể "nhìn thấy tương lai" và quyết định trước thời gian máy bay nào sẽ quay trở lại. Nó sẽ trở lại phía trên và bên dưới dấu vết cho đến khi nó nhìn thấy sự phân chia tại điểm được nói là "oh crap!" và trả lại cho bạn bằng cách có thể khiến bạn thất bại trong việc kiểm tra FCC. Vì vậy, bạn muốn tránh chạy dấu vết trên mặt phẳng phân tách ngay cả khi một mặt phẳng liền kề khác không bị tách. Bạn có thể đối phó với sự phân tách với các tụ điện và như vậy nhưng loại giải pháp này là ít hơn lý tưởng. Tôi tập trung vào việc luôn luôn tránh chạy một dấu vết trên một mặt phẳng tách ra trên một mặt phẳng liền kề.

2) Đường dẫn trở lại rộng trên tín hiệu DC không thực sự quan trọng.

3) Bạn hỏi về hai lớp tín hiệu chia sẻ cùng một mặt phẳng. Thông thường, đây không phải là một vấn đề lớn nếu được thực hiện đúng. Những gì nhiều người làm là sử dụng một trong các lớp làm lớp tín hiệu "ngang" và lớp kia là lớp tín hiệu "dọc" để các dòng trở lại trực giao với nhau. Rất phổ biến để định tuyến hai lớp tín hiệu cho mỗi mặt phẳng và sử dụng kỹ thuật ngang / dọc này. Điều quan trọng nhất cần nhớ là không thay đổi các mặt phẳng tham chiếu. Thiết lập của bạn có thể hơi khó khăn vì đi từ lớp dưới cùng sang lớp thứ 4 thêm một mặt phẳng quay trở lại. Bảng 6 lớp điển hình hơn là

1) ASignalHor 2) GND 3) ASignalVer 4) BSignalHor 5) POWER 6) BSignalVer

Nếu bạn cần các mặt phẳng bổ sung nhỏ hơn, như dưới micro, chúng thường được đặt dưới dạng một hòn đảo trên một trong các lớp tín hiệu. Nếu bạn cần sử dụng nhiều máy bay năng lượng hơn, bạn có thể muốn nghĩ về việc đi đến hơn 10 lớp.

4) Khoảng cách mặt phẳng rất quan trọng và có thể có tác động rất lớn đến hiệu suất, vì vậy bạn nên chỉ định điều này cho nhà hội đồng quản trị. Nếu bạn lấy ví dụ xếp chồng 6 lớp mà tôi đã đề cập ở trên, khoảng cách giữa 0,005 .005 .040 .005 .005 (thay vì xếp chồng tiêu chuẩn với khoảng cách bằng nhau giữa các lớp) có thể tạo ra thứ tự cải thiện cường độ. Nó giữ các lớp tín hiệu gần với mặt phẳng tham chiếu của chúng (các vòng nhỏ hơn).


Ngăn xếp 6 lớp của bạn là những gì tôi thường sử dụng. Hướng dẫn bố trí cho bộ xử lý này khuyến nghị xếp chồng SGPSGS kỳ lạ này, tuyên bố rằng nó làm tăng điện dung của mặt phẳng (trong khi tôi chắc chắn là như vậy, tôi không chắc đây là hệ thống đủ nhanh để quan trọng) Tôi sẽ lên không gian cho chúng 5-5- 21-5-5. (4PCB sử dụng giấy bạc ở các lớp bên ngoài, vì vậy khoảng cách trung tâm không phải là lõi)
darron

Không phải độ tự cảm cao hơn của đường trở về dọc theo mặt phẳng phân tách sẽ ngăn cản các đường trở về tần số cao hình thành trên mặt phẳng đó? Đặc biệt nếu mặt phẳng không bị vỡ gần gấp 4 lần, điều này có thể dẫn đến một vòng lặp nhỏ hơn đáng kể?
ajs410

@ ajs410, nhiều dòng điện sẽ chảy trong một mặt phẳng gần hơn. Nhưng nếu chúng ta tạo các mặt phẳng giả vờ cách đều nhau, nhưng một mặt phẳng bị phân tách, dòng điện vẫn sẽ chảy bằng nhau trong mỗi mặt phẳng (ở tần số cao) vì tín hiệu không thể nhìn về phía trước để thấy sự phân tách. Dòng trở lại đang chảy trong các mặt phẳng trước khi tín hiệu đến đích cuối của nó. Xem video về sự chuyển động này từ trang web của Howard Johnson, signalintegrity.com/Pub/news/14_02.htm , cũng có thể muốn tìm kiếm "điện cảm một phần"
bt2

@darron, yeah thật lạ. Tôi nghĩ rằng khả năng định tuyến kém hơn (nếu đó là một từ) của stackup đó sẽ vượt xa điện dung giữa các mặt phẳng thu được.
bt2

1
@ ajs410, có thể tôi không rõ, tín hiệu không thể nhìn về phía trước, đó là lý do tại sao trả lại dòng điện trong cả hai mặt phẳng khi tín hiệu truyền xuống dấu vết, ngay cả khi một mặt phẳng bị tách. Một ví dụ khác về điều này là sơ khai. Một số người, ví dụ, chạy một dấu vết clk đến cạnh của bảng đến một điểm kiểm tra để gỡ lỗi. Điều này gây ra tiếng ồn có thể dẫn đến thất bại của FCC. Tại sao dòng chảy qua một dấu vết bị phá hủy? Bởi vì tín hiệu không biết nó không bị chấm dứt cho đến khi hết dấu vết; nó không thể nhìn thấy tương lai. Dấu vết trở thành ăng ten.
bt2

1

Vâng, bạn trả lời khá nhiều câu hỏi của riêng bạn. Đối với những gì nó có giá trị, mọi thứ bạn nêu chính xác như tôi đã học (tiết lộ: Tôi cũng là cuốn sách / Internet được giáo dục về EMI / SI).

Tôi khá chắc chắn rằng việc vượt qua các mặt phẳng phân tách sẽ phá hỏng trở kháng của đường kẻ. Tuy nhiên, đối với phi tuyến, miễn là một mặt phẳng lân cận cung cấp đường dẫn trả về hiện tại không bị gián đoạn, bạn sẽ ổn với EMI. Mặc dù tôi sẽ kiểm tra chồng lên nhau để đảm bảo rằng mặt phẳng không bị vỡ gần với lớp tín hiệu hơn.

Tôi sẽ không lo lắng về dòng trở lại tần số thấp trên phân chia 5V của bạn.


Ồ wow, cảm ơn vì đã đề cập đến khoảng cách máy bay xếp chồng lên nhau. Mặt phẳng công suất gần với lớp tín hiệu bên trong hơn mặt phẳng đất. Tôi không chắc là tôi đã nhận thấy điều đó. Tôi sẽ thay đổi nó.
darron
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.