Tại sao các MOSFE bốn đầu rời rạc rất khó tìm?

Tôi biết rằng MOSFET là một thiết bị bốn đầu cuối, nhưng gần như mọi MOSFET rời rạc mà bạn có thể mua đều có số lượng lớn / thân / đế được kết nối bên trong với nguồn. Tại sao lại thế này? Nó làm cho nó bất tiện khi sử dụng trong một số loại mạch nhất định, ví dụ như khi sắp xếp một thiết kế vi mạch cơ bản (cho mục đích hướng dẫn) trong đó tất cả các đầu nối cơ thể được kết nối với VCC hoặc nối đất. Các MOSFE 4 đầu rời rạc có hữu ích không? Hoặc có một số cách dễ dàng để mô phỏng chúng với một vài MOSFET 3 đầu?

Mặc dù các FET trên chip nguyên khối là đối xứng, nhiều FET rời rạc có cấu trúc rất khác nhau nhằm cố gắng tối đa hóa diện tích bề mặt có thể sử dụng cũng như kết nối nguồn / cống. Kết nối cơ chất số lượng lớn trên một bóng bán dẫn hoặc chip có khả năng xử lý dòng điện tuyệt vời và nếu một người đang thiết kế chip NMOS LSI trong đó mỗi bóng bán dẫn cần có nguồn hoặc cống được gắn vào một điểm chung, hiệu suất có thể sẽ được tối ưu hóa bằng cách có chất nền đóng vai trò là nguồn hoặc cống cho tất cả các bóng bán dẫn. Tuy nhiên, hầu hết các chip sử dụng kết nối hàng loạt như một cơ sở chung, lãng phí khả năng xử lý hiện tại của nó, nhưng cho phép các kết nối nguồn và thoát của mỗi bóng bán dẫn độc lập.

Một MOSFET "rời rạc" điển hình trên thực tế sẽ không phải là một bóng bán dẫn, mà là hàng chục hoặc hàng trăm bóng bán dẫn song song. Bởi vì tất cả các bóng bán dẫn được cho là có các cống của chúng được gắn với nhau, sử dụng chất nền làm cống sẽ không gây ra các vấn đề thiết kế giống như trong chip LSI. Do đế có thể được kết nối rất chắc chắn với thiết bị đầu cuối bên ngoài, nên thiết kế như vậy sẽ vừa cải thiện độ dẫn của cống, vừa loại bỏ sự cần thiết phải sử dụng kim loại phía trên cho kết nối cống, do đó cho phép sử dụng nhiều kim loại hơn để kết nối các nguồn . Thật không may, nếu các bóng bán dẫn được bố trí sao cho tất cả các nguồn của chúng tạo thành một "lưới" (tốt cho kết nối), thì nó sẽ rời khỏi căn cứ của chúng như những hòn đảo biệt lập. Mặc dù có thể chạy các rãnh kim loại để kết nối tất cả các căn cứ lại với nhau, làm như vậy sẽ yêu cầu phân chia kim loại kết nối nguồn thành nhiều dải (hiệu suất giảm) hoặc thêm một lớp kim loại bổ sung và lớp cách điện thêm (tăng chi phí đáng kể). Vì mỗi phần cơ sở có lớp kim loại cho kết nối nguồn nằm ngay bên trên nó, nên đơn giản hơn là có các cơ sở cũng như các nguồn kết nối với nó.

Điều này là như vậy bởi vì nếu bạn vận hành MOSFET như thường lệ (phân cực ngược cơ thể), sẽ không có sự khác biệt nếu Số lượng lớn được kết nối với Nguồn hoặc với điện áp thậm chí còn âm hơn (kênh N) tích cực hơn ( Kênh P) hơn Nguồn.

Nếu bạn muốn xây dựng các cổng logic, cổng truyền tải, v.v. của mình với MOSFET kênh N và P kênh đơn, thì CMOS-IC 4007 có thể là thứ bạn đang tìm kiếm, mặc dù không phải tất cả 6 MOSFET có thể được kết nối hoàn toàn ngẫu nhiên (một cặp kênh P- / N được cấu hình là biến tần, một cặp được kết nối một phần với V + và GND; chỉ có một cặp hoàn toàn miễn phí).

Dưới đây là ví dụ .

"Các MOSFET 4 đầu rời rạc có hữu ích không?"

Một số ứng dụng tiềm năng bao gồm dịch mức logic và bảo vệ IC. Chân thứ tư thay đổi hiệu ứng của diode cơ thể nội tại từ đầu ra ngắn sang đầu vào (hoặc ngược lại) làm cho mạch không đối xứng, thành một diode bị lệch cho tín hiệu điện áp dương. Nếu bạn nhìn vào biểu dữ liệu cho Phillips GTL2000, bạn sẽ thấy thiết bị đầu cuối thứ tư bên trong IC được gắn một cách tượng trưng với mặt đất như trong cấu trúc vật lý. Nếu bạn muốn sao chép điều đó với các thiết bị riêng biệt, bạn cần thiết bị đầu cuối thứ tư được tách biệt. Điều này cho phép bạn thực hiện cùng một kiểu dịch và bảo vệ mà không cần điện áp tối đa tuyệt đối hạn chế cao cũng như thay đổi các tham số khác như dòng điện tối đa, bật RDS, v.v. của thiết bị đó. GTL2000 có 23 FET (22 cho dữ liệu, một cho một thủ thuật thiên vị thông minh) được kết nối với các nguồn và cống được đưa ra cho các chân riêng biệt, tất cả các kết nối cơ thể được đưa ra trên cùng một pin (mặt đất) và tất cả các kết nối cổng được gắn với nhau và đưa ra một pin duy nhất sẽ được gắn với điện áp tạo ra điện áp kẹp mong muốn. Các IC khác được sử dụng tương tự có thông số kỹ thuật giới hạn tương tự ngoại trừ một từ châm ngôn cho phép điện áp cao hơn nhưng có hai máy bay nối tiếp (với RDSon cao hơn cho điện áp dương và âm) và yêu cầu điện áp sai lệch âm hoặc giới hạn kẹp thấp hơn sẽ loại trừ mức logic 0. Kết quả là, nếu bạn muốn một kẹp mức logic hai chiều và bộ bảo vệ đầu vào sẽ bảo vệ một thiết bị khỏi các kết nối ngẫu nhiên đến 13.8V, bạn cần phải tự cuộn. Ai đó đã đề cập đến ứng dụng chuyển đổi tương tự mosfet, có thể được mở rộng để bao gồm nhiều ứng dụng riêng biệt. Và trong một số trường hợp, các chân nguồn và các tab cơ thể riêng biệt có thể cho phép các bóng bán dẫn chìm và nổi phía trên mặt phẳng PCB mà không có cách điện và các thiết bị gắn trên bề mặt có thể được hàn vào mặt phẳng đất. Nhưng điều này có thể không cung cấp lợi ích mong muốn do điện trở trong cao hơn.

Cho rằng hầu hết các kỹ sư có thể chưa bao giờ cầm một thiết bị đầu cuối 4 trong tay, có nhiều ứng dụng thông minh có thể không bị hạn chế bởi nguồn cung.

Có khả năng các nhà sản xuất không muốn sử dụng gói đắt hơn (4 chân so với 3) cho chế độ hoạt động làm giảm hiệu suất (hiệu ứng cổng sau) mà rất ít người sẽ sử dụng.

Tôi nghi ngờ ngay cả tính hợp lệ của việc lo lắng về chi tiết này khi bất kỳ bóng bán dẫn kín đáo nào bị loại bỏ hiệu suất từ ​​một bóng bán dẫn trên chip để đưa ra bất kỳ so sánh hiệu suất nào. Chỉ cần gọi nó là một điều nữa để thêm vào danh sách sự khác biệt và sử dụng nó như một kinh nghiệm học tập.

không có sự khác biệt nếu Hàng loạt được kết nối với Nguồn hoặc với điện áp ... "hoàn toàn không đúng. Có hiệu ứng backgate trong đó hàng loạt điều chỉnh kênh từ phía sau. Đó là lý do tại sao NMOS trong một P-Substrate được sử dụng trong một người theo dõi phát luôn mang lại cho bạn mức tăng 0,8 thay vì 1,0 - giữ chỗ ngày 4 tháng 11 năm 14 lúc 15:33

@placeholder: Ok, giả sử trong hầu hết các ứng dụng không có sự khác biệt ... (như tôi đã nói "bình thường"). - Sữa đông ngày 4 tháng 11 'lúc 15:42

@placeholder: Tôi đoán bạn có nghĩa là người theo dõi nguồn (thay vì người theo dõi phát) - Curd ngày 4 tháng 11 '14 lúc 15:45

Đúng, nguồn không phát ra ... Và trong mọi trường hợp, nó tự biểu hiện và đáng chú ý. Vì vậy, bình thường là khi hiệu ứng cơ thể có mặt. Chỉ các bóng bán dẫn FD-SOI không có hiệu ứng này (nhưng chúng có vấn đề khác) - giữ chỗ 4 tháng 4, 14 lúc 15:49

... nhưng không phải trong mọi trường hợp nó đều quan trọng; giống như trong các ví dụ tôi đã liên kết và cho các mục đích tôi có thể giả sử OP sẽ sử dụng nó. - Sữa đông ngày 4 tháng 11 'lúc 15:57

Các bạn đang thiếu nó. Chắc chắn có một sự khác biệt hiệu suất do hiệu ứng cơ thể. Nhưng về mặt chức năng, chất nền phải là điện áp âm nhất trong mạch đối với NMOS và điện áp dương nhất trong mạch đối với PMOS. Mặt khác, đường nối PN giữa nguồn tới đế hoặc thoát điện áp vào đế có thể trở thành đường nối PN bị lệch về phía trước và bạn sẽ không còn FET hoạt động nữa.

Và nếu bạn buộc cơ thể vào nguồn, và bạn muốn sử dụng NFE nói cho một công tắc lấy mẫu, vậy thì nếu điện áp thoát xuống thấp hơn điện áp nguồn thì sao? GIÁO SƯ? Khi cơ thể được kết nối với nguồn, bạn không thể cho phép điện áp thoát xuống dưới mức điện áp nguồn. Hoặc tạm biệt FET và xin chào diode.