Thiết kế PCB điện áp cao

Tôi muốn thiết kế PCB 4 lớp với các mức điện áp sau. GND, 5V, 3.3V và 80V. Trong mạch có một số MOSFET được điều khiển bởi công tắc 3,3V và MOSFET 80V (dòng điện yêu cầu là mức uA rất thấp). Điều này làm cho tổng thể trên pcb, có các tín hiệu 80V và 3,3V gần nhau (Tại một số nơi dưới 20 triệu).

Để bảo vệ tôi giữ 80V ở lớp dưới cùng. Và các mức điện áp và tín hiệu khác nằm trên lớp trên cùng và thứ hai. Và tôi giữ lớp thứ ba hoàn toàn mặt đất.

Tôi đã cố gắng để đại diện cho thiết kế với hình ảnh đơn giản dưới đây.

Bây giờ tôi lo lắng về điện áp DC bị hỏng ở đâu đó trong PCB của tôi. Đối với một mạch như vậy, nơi sử dụng một điện áp cao và thấp khác nhau, tôi không có nhiều kinh nghiệm. Tôi không chắc chắn về cấu trúc của mình, liệu nó có đủ an toàn không? Có bài viết hay nguồn nào mà tôi có thể tìm thấy một số thông tin hữu ích liên quan đến vấn đề này. Bạn có lời khuyên nào cho thiết kế PCB như vậy không? Nếu thiếu thông tin cần thiết cho câu hỏi xin vui lòng hỏi.

Giải phóng mặt bằng điện áp cao là một chủ đề phức tạp. Quá nhiều yếu tố và tiêu chuẩn để xem xét.

Trong trường hợp của bạn, tôi sẽ tuân theo "Tiêu chuẩn chung về mạch in" của IPC-2221A. Theo bảng 6-1. "Khoảng cách dây dẫn điện" cho chênh lệch 80V giữa các dây dẫn chúng ta có:

Các lớp bên trong -> 0,1mm (3,9 triệu)

Các lớp bên ngoài không tráng phủ -> 0,6mm (24 triệu)

Lớp phủ bên ngoài -> 0,13mm (5 triệu)

IPC-2221A là một tiêu chuẩn độc quyền và tôi có thể sao chép toàn bộ bảng ở đây.

Những con số này không bắt buộc, họ chỉ nêu một giải phóng mặt bằng tối thiểu. Tôi sẽ sử dụng số lượng lớn hơn.

Lưu ý, như nó đã nói trước đây, vias công suất cao. Họ nên giữ khoảng trống ở phía "điện áp thấp".

Theo tôi, stackup có vẻ khá hợp lý nhưng hãy ghi nhớ các chân trong các thành phần THT công suất cao. Họ nên giữ giải phóng mặt bằng.

Khoảng cách 20 triệu giữa 80V và các tín hiệu điện áp thấp khác hoặc GND là không đủ giải phóng mặt bằng. Tôi vừa mới thực hiện một số công việc thiết kế PCB có đường ray điện 84V. Tôi đã phải đảm bảo rằng khoảng cách giữa bất kỳ mạng 84V và các tín hiệu khác là hơn 47mils và tốt nhất là nhiều hơn nữa. Tôi có thể tham khảo một số thông tin hỗ trợ về số tiền giải phóng mặt bằng này nhưng hiện tại không có quyền truy cập vào thông tin này. (Tôi sẽ quay lại và cập nhật vào ngày mai).

Trong trường hợp của tôi, tôi cũng đã thực hiện quá trình hành động để đặt tất cả các lớp 84V và theo dõi các kết nối trên một lớp bên trong. Lý do để làm điều này là vì mặt nạ hàn khá mỏng và có thể dễ dàng bị trầy xước và lộ điện áp cao trên các lớp bên ngoài với quần short tiềm năng. Tôi cũng đã phải lo lắng hơn một chút về điều này vì đường ray 84V trong thiết kế này phải hỗ trợ AMPS trái ngược với uA.

Biên tập

Dưới đây là thông tin tôi đã hứa về hướng dẫn giải phóng mặt bằng PCB. Trong trang đó là một máy tính nhỏ gọn giúp giải phóng mặt bằng dấu vết được đề xuất.

Điện áp đánh thủng của FR4 là hơn 300V / mil. Creepage (độ hở bề mặt) có thể là mối quan tâm nhiều hơn, đặc biệt là nếu PCB có thể ở trong một môi trường xấu (ví dụ như bụi + độ ẩm hoặc nấm mốc).

Nếu có thể, đặt các dây dẫn "bảo vệ" nối đất giữa các dấu vết 80V và 3,3V nếu chúng phải liền kề trên một bề mặt, và cố gắng hạn chế dòng điện trên đường dây 80V trước khi có bất kỳ dấu vết gần hoặc khe hở đồng-đồng chặt chẽ nào khác .

Có một mồi tốt ở đây về thiết kế PCB trung thế và cao áp (mặc dù ứng dụng của bạn nằm trong dải điện áp thấp , vì vậy nó không được áp dụng trực tiếp). Bạn rõ ràng có thể quên về corona, ví dụ.