Mũ tách rời, bố trí PCB


222

Tôi đoán rằng tôi đã hơi thờ ơ khi nói đến các chi tiết tốt hơn về bố cục pcb. Gần đây tôi đã đọc một vài cuốn sách cố gắng hết sức để dẫn tôi đi thẳng và hẹp. Dưới đây là một vài ví dụ về một bảng gần đây của tôi và tôi đã nhấn mạnh ba trong số các mũ tách rời. MCU là gói LQFP100 và mũ là 100nF trong các gói 0402. Các vias kết nối với mặt đất và mặt phẳng điện.

vị trí của mũ tách

Nắp trên cùng (C19) được đặt theo thông lệ tốt nhất (theo tôi hiểu chúng). Hai cái kia thì không. Tôi đã không nhận thấy bất kỳ vấn đề. Nhưng sau đó một lần nữa hội đồng quản trị chưa bao giờ được ra khỏi phòng thí nghiệm.

Tôi đoán câu hỏi của tôi là: Làm thế nào lớn một thỏa thuận này? Miễn là các bài hát là ngắn, nó có vấn đề?

Các chân Vref (điện áp tham chiếu cho ADC) cũng có nắp 100nF trên chúng. Vref + đến từ bộ điều chỉnh shunt TL431 trên tàu. Vref- đi xuống đất. Họ có yêu cầu điều trị đặc biệt như che chắn hoặc mặt đất địa phương?


BIÊN TẬP

thêm GND địa phương và máy bay điện

Cảm ơn những lời đề nghị tuyệt vời! Cách tiếp cận của tôi luôn luôn là dựa vào một mặt phẳng không bị phá vỡ. Một mặt phẳng mặt đất sẽ có trở kháng thấp nhất có thể, nhưng cách tiếp cận này có thể quá đơn giản đối với các tín hiệu tần số cao hơn. Tôi đã thực hiện một cú đâm nhanh vào việc bổ sung nguồn điện cục bộ và nguồn cục bộ theo MCU (Phần này là một NXP LPC1768 chạy ở tốc độ 100 MHz). Các bit màu vàng là các nắp tách. Tôi sẽ xem xét các mũ song song. Mặt đất và nguồn điện cục bộ được kết nối với lớp GND và lớp 3V3 được chỉ định.

Mặt đất và sức mạnh địa phương được thực hiện với đa giác (đổ). Đây sẽ là một công việc định tuyến lại chính để giảm thiểu độ dài của "đường ray". Kỹ thuật này sẽ giới hạn số lượng tín hiệu có thể được định tuyến bên dưới và trên toàn bộ gói.

Đây có phải là một cách tiếp cận chấp nhận được?


10
C13 là cách thực hành tốt nhất, C18 kém lý tưởng và C19 là kém nhất . Nguồn của bạn để thực hành tốt nhất là gì?
Sói Connor

2
Chà, tôi có khả năng không đủ điều kiện để tranh luận với Olin ở đây, mặc dù những đề xuất này đi ngược lại với hầu hết những gì tôi cảm thấy tôi đã học được về việc tách rời. Tuy nhiên, những chiếc máy bay đó hoàn toàn không phải là một mô hình nối đất sao bị phá vỡ. Các dấu vết dày hơn, nhưng với mũ 0402 thì chúng không dày lắm. Điều đó có vẻ như rất nhiều trở ngại đối với tôi. Hãy nghĩ về kích thước của vòng lặp hiện tại giữa nguồn được cung cấp và trở về mặt đất. Nó đi khắp nơi! Một lần nữa, không đủ tiêu chuẩn ... nhưng nó thực sự có vẻ sai đối với tôi. Xin vui lòng, người khác có thể giải thích làm thế nào đây là hoặc không phải là một ý tưởng tốt?
darron

2
Sự hiểu biết của tôi dựa trên các nguồn như các cuốn sách của Tiến sĩ Howard Johnson rất thích sự gắn kết chặt chẽ, trở kháng thấp với mặt đất. Vias riêng biệt cho IC và mũ, nhiều trên mỗi nắp ở những nơi quan trọng. Tuy nhiên, với kích thước 0402 của các nắp này và thời gian tăng có thể hợp lý dựa trên 100 MHz, tôi nghĩ rằng thiết kế ban đầu là ổn. Tôi cho rằng các lớp khác làm cho việc di chuyển mũ gần hơn hoặc thêm vias riêng cho chúng ... nhưng nó sẽ ổn thôi.
darron

2
Tôi không coi C13 là cách thực hành tốt nhất. Gần, nhưng không phải là tốt nhất, bởi vì tất cả chiều dài theo dõi từ tụ điện đến vias có nghĩa là C13 chỉ tách rời các chân nguồn đó một cách hiệu quả, và ít hiệu quả hơn trong việc tách các chân nguồn khác trên cùng một điện áp. Ít nhất, tôi sẽ di chuyển C13 ra khỏi chip đủ để di chuyển vias máy bay vào giữa chip và C13, đẩy các dấu hiệu tín hiệu khi cần thiết.
Mike DeSimone

10
Hấp dẫn. Tôi nghĩ rằng C19 sẽ là tốt nhất, vì nó đặt nắp là bộ lọc thông thấp giữa nguồn hiện tại gợn sóng và các mặt phẳng công suất
Simon Richter

Câu trả lời:


388

Bỏ qua đúng cách và căn cứ không may là những môn học dường như được dạy kém và hiểu kém. Chúng thực sự là hai vấn đề riêng biệt. Bạn đang hỏi về việc bỏ qua, nhưng cũng đã ngầm nhận được căn cứ.

Đối với hầu hết các vấn đề tín hiệu, và trường hợp này không phải là ngoại lệ, nó giúp xem xét cả hai trong miền thời gian và miền tần số. Về mặt lý thuyết, bạn có thể phân tích một trong hai và chuyển đổi toán học sang cái khác, nhưng mỗi cái đều cung cấp những hiểu biết khác nhau cho bộ não con người.

Decoupling cung cấp một nguồn năng lượng gần để làm giảm điện áp từ những thay đổi rất ngắn trong bản vẽ hiện tại. Các đường dây trở lại nguồn cung cấp có một số điện cảm, và nguồn điện cần một ít thời gian để đáp ứng với sự sụt giảm điện áp trước khi nó tạo ra nhiều dòng điện hơn. Trên một bảng duy nhất, nó có thể bắt kịp thường trong vòng vài micro giây (chúng tôi) hoặc hàng chục người trong chúng tôi. Tuy nhiên, chip kỹ thuật số có thể thay đổi số lượng hiện tại của chúng rút ra một lượng lớn chỉ trong vài nano giây (ns). Nắp tách rời phải gần với công suất chip kỹ thuật số và dẫn đến việc thực hiện công việc của nó, ngoài ra, độ tự cảm trong các đạo trình đó sẽ cản trở việc cung cấp thêm dòng điện nhanh chóng trước khi nguồn cấp điện chính có thể bắt kịp.

Đó là chế độ xem miền thời gian. Trong các chip kỹ thuật số miền tần số là các nguồn dòng điện xoay chiều giữa các chân nguồn và chân tiếp đất của chúng. Tại nguồn DC đến từ nguồn cung cấp chính và tất cả đều ổn, vì vậy chúng tôi sẽ bỏ qua DC. Nguồn hiện tại này tạo ra một loạt các tần số. Một số tần số cao đến mức độ tự cảm nhỏ trong tương đối dài dẫn đến việc cung cấp năng lượng chính bắt đầu trở thành một trở kháng đáng kể. Điều đó có nghĩa là những tần số cao đó sẽ gây ra dao động điện áp cục bộ trừ khi chúng được xử lý. Nắp bypass là shunt trở kháng thấp cho các tần số cao đó. Một lần nữa, các đạo trình dẫn đến nắp bypass phải ngắn, độ tự cảm của chúng sẽ quá cao và cản trở tụ điện rút ngắn dòng điện tần số cao do chip tạo ra.

Theo quan điểm này, tất cả các bố trí của bạn trông tốt. Nắp gần với chip điện và đất trong mỗi trường hợp. Tuy nhiên tôi không thích bất kỳ ai trong số họ vì một lý do khác và lý do đó là có căn cứ.

Tiếp đất tốt khó giải thích hơn bỏ qua. Sẽ mất cả một cuốn sách để thực sự đi vào vấn đề này, vì vậy tôi sẽ chỉ đề cập đến các phần. Công việc đầu tiên của nối đất là cung cấp một tham chiếu điện áp phổ quát, mà chúng ta thường xem xét 0V vì mọi thứ khác được coi là liên quan đến mạng lưới mặt đất. Tuy nhiên, hãy nghĩ những gì xảy ra khi bạn chạy hiện tại qua mạng mặt đất. Điện trở của nó không bằng 0, do đó gây ra chênh lệch điện áp nhỏ giữa các điểm khác nhau trên mặt đất. Điện trở một chiều của mặt phẳng đồng trên PCB thường đủ thấp để điều này không phải là vấn đề quá lớn đối với hầu hết các mạch. Một mạch kỹ thuật số thuần túy có ít nhất 100% biên độ nhiễu mV, do đó, một vài 10 hoặc 100 giây bù đất không phải là vấn đề lớn. Trong một số mạch tương tự, nhưng đó không phải là vấn đề tôi đang cố gắng ở đây.

Hãy nghĩ những gì xảy ra khi tần số của dòng điện chạy trên mặt phẳng mặt đất ngày càng cao hơn. Tại một số điểm, toàn bộ mặt phẳng mặt đất chỉ bằng 1/2 bước sóng. Bây giờ bạn không còn máy bay mặt đất nữa mà là ăng ten vá. Bây giờ hãy nhớ rằng một vi điều khiển là một nguồn hiện tại dải rộng với các thành phần tần số cao. Nếu bạn chạy dòng điện mặt đất ngay lập tức của nó trên mặt phẳng mặt đất dù chỉ một chút, bạn có một ăng ten vá trung tâm.

Giải pháp tôi thường sử dụng, và theo đó tôi có bằng chứng định lượng, nó hoạt động tốt, là giữ cho dòng điện tần số cao cục bộ ra khỏi mặt phẳng mặt đất. Bạn muốn tạo một mạng cục bộ của các kết nối nguồn và vi điều khiển cục bộ, bỏ qua chúng cục bộ, sau đó chỉ có một kết nối với mỗi mạng với nguồn điện hệ thống chính và lưới mặt đất. Các dòng tần số cao được tạo ra bởi vi điều khiển đi ra các chân nguồn, thông qua các nắp bypass và quay trở lại các chân nối đất. Có thể có rất nhiều dòng điện tần số cao khó chịu chạy quanh vòng lặp đó, nhưng nếu vòng lặp đó chỉ có một kết nối duy nhất với nguồn điện và lưới mặt đất, thì những dòng điện đó sẽ phần lớn tránh chúng.

Vì vậy, để đưa điều này trở lại bố cục của bạn, điều tôi không thích là mỗi nắp bypass dường như có một cách riêng biệt thông qua sức mạnh và mặt đất. Nếu đây là sức mạnh chính và máy bay mặt đất của bảng, thì điều đó thật tệ. Nếu bạn có đủ các lớp và các vias thực sự sẽ đi đến các mặt phẳng điện và mặt đất cục bộ, thì cũng được miễn là các mặt phẳng cục bộ đó được kết nối với các mặt phẳng chính tại một điểm .

Nó không cần máy bay địa phương để làm điều này. Tôi thường xuyên sử dụng kỹ thuật điện cục bộ và lưới mặt đất ngay cả trên bảng 2 lớp. Tôi tự kết nối tất cả các chân nối đất và tất cả các chân nguồn, sau đó bỏ qua nắp, sau đó là mạch tinh thể trước khi định tuyến bất cứ thứ gì khác. Các mạng cục bộ này có thể là một ngôi sao hoặc bất cứ điều gì ngay dưới vi điều khiển và vẫn cho phép các tín hiệu khác được định tuyến xung quanh chúng theo yêu cầu. Tuy nhiên, một lần nữa, các lưới cục bộ này phải có chính xác một kết nối với nguồn điện chính và lưới mặt đất. Nếu bạn có một mặt phẳng mặt đất, thì sẽ có một mặt phẳng để kết nối mạng mặt đất cục bộ với mặt phẳng mặt đất.

Tôi thường đi xa hơn một chút nếu tôi có thể. Tôi đặt mũ bypass gốm 100nF hoặc 1uF càng gần chân nguồn và chân đất càng tốt, sau đó định tuyến hai lưới cục bộ (nguồn và mặt đất) đến một điểm cấp liệu và đặt một nắp lớn hơn (thường là 10uF) qua chúng và tạo các kết nối đơn đến mặt đất bảng và lưới điện ngay ở phía bên kia của nắp. Giới hạn thứ cấp này cung cấp một shunt khác cho các dòng tần số cao thoát ra bị xáo trộn bởi các nắp bypass riêng lẻ. Từ quan điểm của phần còn lại của bảng, nguồn cấp điện / tiếp đất cho vi điều khiển được hoạt động độc đáo mà không có nhiều tần số cao khó chịu.

Vì vậy, bây giờ để cuối cùng giải quyết câu hỏi của bạn về việc bố trí bạn có vấn đề so với những gì bạn nghĩ rằng thực tiễn tốt nhất là. Tôi nghĩ rằng bạn đã bỏ qua các chân nguồn / mặt đất của chip đủ tốt. Điều đó có nghĩa là nó sẽ hoạt động tốt. Tuy nhiên, nếu mỗi cái có một thông qua mặt phẳng chính thì bạn có thể gặp vấn đề EMI sau này. Mạch của bạn sẽ chạy tốt, nhưng bạn có thể không bán được nó một cách hợp pháp. Hãy nhớ rằng truyền và tiếp nhận RF là đối ứng. Một mạch có thể phát ra RF từ các tín hiệu của nó cũng dễ bị các tín hiệu đó thu RF bên ngoài và có nhiễu trên đầu tín hiệu, vì vậy đó không chỉ là vấn đề của người khác. Thiết bị của bạn có thể hoạt động tốt cho đến khi máy nén gần đó được khởi động, chẳng hạn. Đây không chỉ là một kịch bản lý thuyết. Tôi đã thấy các trường hợp chính xác như thế,

Đây là một giai thoại cho thấy công cụ này có thể tạo ra sự khác biệt thực sự như thế nào. Một công ty đã tạo ra những chiếc gizmos nhỏ có giá 120 đô la để sản xuất. Tôi được thuê để cập nhật thiết kế và nhận chi phí sản xuất dưới 100 đô la nếu có thể. Kỹ sư trước đó không thực sự hiểu về phát xạ và nối đất RF. Anh ta có một bộ vi xử lý phát ra nhiều thứ nhảm nhí RF. Giải pháp của ông để vượt qua thử nghiệm của FCC là đóng gói toàn bộ mớ hỗn độn trong một cái hộp. Ông đã làm một tấm ván 6 lớp với mặt đất lớp dưới cùng, sau đó có một miếng kim loại tấm tùy chỉnh được hàn trên phần khó chịu tại thời điểm sản xuất. Anh ta nghĩ rằng chỉ bằng cách bao bọc mọi thứ bằng kim loại thì nó sẽ không tỏa ra. Điều đó là sai, nhưng phần nào đó tôi sẽ không tham gia ngay bây giờ. Việc này có thể làm giảm lượng khí thải để họ vừa rít lên bằng thử nghiệm của FCC với 1/2 dB để dự phòng (đó là '

Thiết kế của tôi chỉ sử dụng 4 lớp, một mặt phẳng trên mặt đất duy nhất, không có mặt phẳng điện, nhưng các mặt phẳng mặt đất cục bộ cho một số IC lựa chọn có kết nối điểm đơn cho các mặt phẳng cục bộ này và lưới điện cục bộ như tôi mô tả. Để làm cho một câu chuyện dài ngắn hơn, điều này đã vượt qua giới hạn của FCC 15 dB (rất nhiều). Một lợi thế phụ là thiết bị này cũng là một phần của máy thu radio và mạch điện yên tĩnh hơn đã cung cấp ít tiếng ồn hơn vào radio và tăng gấp đôi phạm vi của nó (điều đó cũng rất nhiều). Chi phí sản xuất cuối cùng là $ 87. Các kỹ sư khác không bao giờ làm việc cho công ty đó một lần nữa.

Vì vậy, bỏ qua thích hợp, nối đất, hình dung và xử lý các dòng vòng lặp tần số cao thực sự quan trọng. Trong trường hợp này, nó đã góp phần làm cho sản phẩm tốt hơn và rẻ hơn cùng một lúc, và kỹ sư đã không nhận được nó mất việc. Không, đây thực sự là một câu chuyện có thật.


67
+1 cho một lời giải thích tuyệt vời. Loại phản ứng này là những gì trang web này là tất cả về.
Adam Lawrence

14
Trên thực tế, có một cuốn sách bao gồm chủ đề này và những người khác rất tốt: Henry Ott Tương thích điện từ kỹ thuật . Tôi có một bản sao tại nơi làm việc và rất khuyến khích nó. Đây là một đại tu của công việc trước đây của ông, Kỹ thuật giảm tiếng ồn trong Hệ thống điện tử và đi vào một số chủ đề mới, chẳng hạn như "nối đất" thích hợp (và tại sao "mặt đất" thực sự chỉ là một huyền thoại hữu ích), chiến lược xếp chồng lớp bảng mạch, và che chắn.
Mike DeSimone

23
Bit trên nền tảng có vẻ khá trái ngược với những gì mà Thiết kế kỹ thuật số tốc độ cao ủng hộ. Điều đó ủng hộ việc ghép trở kháng thấp rất chặt chẽ với một mặt phẳng đất, với các vias riêng biệt cho các chân IC và các chân nắp tách rời nếu có thể. Nghe có vẻ như bạn đang ủng hộ việc chia tách mặt phẳng mặt đất và tôi nghĩ rằng anh ta thậm chí đã thảo luận về hiệu ứng ăng-ten của việc có các mảng đất ở các tiềm năng khác nhau trong cuốn sách. Cuốn sách này đã lỗi thời chưa? Dường như có rất nhiều ý kiến ​​về chủ đề này.
darron

8
Dường như có rất nhiều ý kiến. Sử dụng một mặt phẳng duy nhất là tốt để tách rời, có nghĩa là đảm bảo chip có năng lượng sạch tốt. Tôi đã đề xuất mạng lưới mặt đất riêng biệt vì lý do EMI.
Olin Lathrop

26
@Olin tình cờ bạn có thể bao gồm một sơ đồ về một ví dụ "thực tiễn tốt nhất"; Tôi tò mò làm thế nào một máy bay mặt đất cục bộ sẽ liên quan đến các tín hiệu rời khỏi IC (vượt qua mặt phẳng phân tách hoặc nếu tôi chỉ hiểu nhầm một số khái niệm)
CoderTao

56

Mục tiêu chính của mạng phân phối điện là giảm độ tự cảm giữa các thành phần được kết nối. Điều này là quan trọng nhất đối với bất kỳ mặt phẳng nào bạn đang sử dụng làm tham chiếu (ví dụ: "mặt đất", "vref" hoặc "trở lại") vì điện áp trên mạng đó được sử dụng làm tham chiếu cho các điện áp trên tín hiệu của bạn. (Ví dụ: ngưỡng VIL / VIH của tín hiệu TTL được tham chiếu đến chân GND của chip chứ không phải VCC.) Điện trở thực sự không quan trọng trong hầu hết các ứng dụng PCB vì thành phần điện cảm của tổng trở kháng chiếm ưu thế. (Tuy nhiên, trên chip IC, điều này bị đảo ngược: điện trở là phần chủ yếu của trở kháng.)

Xin lưu ý rằng những vấn đề này là quan trọng nhất đối với các mạch tốc độ cao (> 1 MHz).

Mặt phẳng tham chiếu như nút Node

Điều đầu tiên cần kiểm tra là nếu mặt phẳng tham chiếu của bạn có thể được coi là nút gộp, trái ngược với đường truyền. Nếu thời gian tăng tín hiệu của bạn lớn hơn ánh sáng thời gian cần truyền từ cạnh này sang cạnh kia và ngược lại ( bằng đồng ; một quy tắc tốt là 8 inch mỗi nano giây), thì bạn có thể xem xét mặt phẳng tham chiếu là một phần tử gộp và khoảng cách từ tải đến tụ tách rời không quan trọng. Đây là một quyết định quan trọng để thực hiện, vì nó ảnh hưởng đến chiến lược vị trí của bạn đối với vias và tụ điện.

Nếu kích thước mặt phẳng lớn hơn, thì bạn không chỉ cần trải các tụ tách xung quanh, mà bạn còn cần nhiều hơn nữa và các tụ điện cần nằm trong khoảng cách tăng thời gian của tải mà chúng đang tách rời.

Qua điện cảm

Tiếp tục nỗ lực của chúng tôi để giảm thiểu độ tự cảm, nếu mặt phẳng là một phần tử gộp, thì độ tự cảm giữa phần và mặt phẳng trở nên chiếm ưu thế. Hãy xem xét C19 trong ví dụ đầu tiên của bạn. Độ tự cảm nhìn từ mặt phẳng tới chip có liên quan trực tiếp đến khu vực được bao quanh bởi các rãnh. Nói cách khác, đi theo đường dẫn từ mặt phẳng nguồn, đến chip, sau đó quay ngược pin mặt đất xuống mặt phẳng mặt đất, cuối cùng đóng vòng lặp trở lại nguồn điện thông qua. Giảm thiểu khu vực này là mục tiêu của bạn, vì độ tự cảm ít hơn có nghĩa là băng thông nhiều hơn trước khi điện cảm trở nên chiếm ưu thế so với điện dung tách rời. Hãy nhớ rằng, chiều dài thông qua từ bề mặt đến mặt phẳng là một phần của đường dẫn; giữ các mặt phẳng tham chiếu gần các bề mặt giúp rất nhiều. Không có gì lạ trong 6 hoặc nhiều lớp cho các lớp bên trong đầu tiên và cuối cùng cho cả hai mặt phẳng tham chiếu.

Vì vậy, trong khi bạn có một độ tự cảm khá nhỏ để bắt đầu (tôi đoán là 10-20 nH), nó có thể được giảm bằng cách cung cấp cho IC bộ vias của riêng nó: đưa kích thước của bạn qua, qua một bên cạnh pin 97 và một cái khác gần pin 95 sẽ cắt điện cảm xuống còn 3 nH hoặc hơn. Nếu bạn có đủ khả năng, vias nhỏ hơn sẽ giúp ở đây. (Mặc dù, thành thật mà nói, vì phần của bạn là LQFP thay vì BGA, điều này có thể không giúp được số tiền lớn vì khung dẫn trong gói có thể tự đóng góp 10 nH. Hoặc có thể nó không nhiều vì ... )

Cảm lẫn nhau

Các đường và vias dẫn đến tải hoặc tụ điện không tồn tại trong chân không. Nếu có một đường cung cấp, cần phải có một đường trở lại. Vì đây là những dây dẫn có dòng điện chạy qua chúng, chúng tạo ra từ trường và nếu chúng đủ gần nhau, chúng sẽ tạo ra điện cảm lẫn nhau. Điều này có thể có hại (khi nó làm tăng tổng độ tự cảm) hoặc có lợi (khi nó làm giảm tổng độ tự cảm).

Nếu các dòng điện trong mỗi dây song song (tôi nói là "dây" để bao gồm cả dấu vết và thông qua) đi cùng một hướng, thì độ tự cảm lẫn nhau sẽ thêm vào độ tự cảm, làm tăng tổng độ tự cảm. Nếu các dòng điện trong mỗi dây đi ngược chiều nhau, thì độ tự cảm lẫn nhau sẽ trừ đi độ tự cảm, làm giảm tổng. Hiệu ứng này trở nên mạnh mẽ hơn khi khoảng cách giữa các dây đi xuống.

Do đó, một cặp dây đi đến cùng một mặt phẳng nên cách xa nhau (quy tắc ngón tay cái: lớn hơn hai lần khoảng cách từ bề mặt đến mặt phẳng; giả sử độ dày PCB nếu bạn chưa tìm ra ngăn xếp của mình) để giảm tổng độ tự cảm . Một cặp dây đi đến các mặt phẳng khác nhau, chẳng hạn như mọi ví dụ bạn đã đăng, nên càng gần nhau càng tốt.

Cắt máy bay

Do độ tự cảm chiếm ưu thế và (đối với tín hiệu tốc độ cao) được xác định bởi đường đi của dòng điện qua mạng, nên tránh cắt mặt phẳng, đặc biệt là nếu có tín hiệu cắt ngang, vì dòng trở lại (thích đi theo đường dẫn trực tiếp dưới dấu vết tín hiệu để giảm thiểu diện tích vòng lặp và do đó độ tự cảm) phải tạo đường vòng lớn, tăng độ tự cảm.

Một cách để giảm thiểu độ tự cảm được tạo ra bởi các vết cắt là có một mặt phẳng cục bộ có thể được sử dụng để nhảy qua vết cắt. Trong trường hợp này, một số vias nên được sử dụng để giảm thiểu độ dài của đường dẫn trở lại, tuy nhiên, vì đây là các vias đi đến cùng một mặt phẳng và do đó có dòng chảy theo cùng một hướng, chúng không nên được đặt gần nhau khác, nhưng nên cách nhau ít nhất hai khoảng cách.

Tuy nhiên, cần cẩn thận với các dấu hiệu tín hiệu đủ dài để trở thành các đường truyền (tức là qua một lần tăng hoặc giảm thời gian, bất kể thời gian nào ngắn hơn), bởi vì một vùng đất gần dấu vết sẽ thay đổi trở kháng của dấu vết đó, gây ra một phản xạ (tức là quá mức, dưới nước hoặc đổ chuông). Điều này là đáng chú ý nhất trong các tín hiệu tốc độ gigabit.

Hết giờ

Tôi sẽ đi sâu vào cách chiến lược "một tụ điện 0,1 uF trên mỗi pin nguồn" phản tác dụng với các thiết kế hiện đại có thể có hàng chục chân nguồn cho mỗi bộ phận, nhưng tôi thực sự phải đi làm ngay bây giờ. Chi tiết có trong các liên kết PDN của BeTheSignal và Altera bên dưới.

Khuyến nghị (TL; DR)

  • Di chuyển các tụ vias tách rời gần nhau hơn, nếu các vias đó đi đến các mặt phẳng khác nhau.
  • Đặt thông qua trong phần đệm là lựa chọn tốt nhất, nếu bạn có đủ khả năng chi trả (bạn cần điền thông qua và đặt phần đệm qua phần điền, điều này thêm một hoặc hai ngày để chế tạo và tốn nhiều tiền hơn). Tốt nhất thứ hai là đặt hai vias trên cùng một phía của nắp, càng gần càng tốt với nhau và tụ điện. Một bộ vias bổ sung có thể được đặt ở phía đối diện của tụ điện để cắt một nửa độ tự cảm, nhưng đảm bảo rằng hai nhóm thông qua cách nhau ít nhất một độ dày bảng (hoặc hai khoảng cách mặt phẳng).
  • Cung cấp cho các vias riêng của mình quyền lực và mặt đất, giữ các vias mạng đối diện gần nhau và các vias cùng mạng cách xa nhau. Những vias này có thể được chia sẻ với các tụ tách rời, nhưng tốt hơn là có nhiều vias mặt phẳng hơn là kéo dài dấu vết lên vias máy bay. (Kỹ thuật bố trí thông thường của tôi là đặt tải, sau đó đặt vias điện và đất, và cuối cùng đặt một tụ điện tách rời ở phía đối diện của bảng nếu có phòng. (Nếu không có phòng, tụ sẽ di chuyển, không phải là vias! )
  • Giảm thiểu kích thước dài nhất của mỗi mặt phẳng tham chiếu để giảm thiểu độ tự cảm và cho phép mô hình phần tử gộp đơn giản hơn cho mặt phẳng của bạn. Cắt giảm mặt phẳng nên được giảm thiểu, và các mặt phẳng cục bộ có thể được sử dụng để giảm thiểu chúng.

Xem thêm

  • Henry Ott, Kỹ thuật tương thích điện từ
  • BeTheSignal.com
  • Ghi chú ứng dụngcông cụ thiết kế Mạng phân phối điện của Altera - Chúng tập trung vào các sản phẩm của Altera, nhưng các chiến lược cơ bản có liên quan đến bất kỳ thiết kế kỹ thuật số tốc độ cao nào. Công cụ PDN là công cụ tuyệt vời để tính toán trở kháng mặt phẳng cho các tham số vật lý và tụ điện tách rời. Đặt huyền thoại "một nắp 0,1 uF trên mỗi pin nguồn" lên giường bằng cách cho bạn thấy những gì thực sự xảy ra.

2
Cảm ơn, câu trả lời của bạn đã dẫn tôi đi sâu vào lãnh thổ chưa biết! Một điều khó hiểu là "khoảng cách từ tải đến tụ tách rời không thành vấn đề" khi mặt phẳng tham chiếu được coi là nút gộp. Điều này dường như đi ngược lại mọi thứ khác nói.
chấp

4
@morten: yeah, điều đó đã đánh gục tôi lần đầu tiên khi tôi đọc nó trong tài liệu của Altera. Nhưng đó là một điều có thể chứng minh: nếu bạn nhìn vào thành phần điện cảm được tiêm bởi chính mặt phẳng, nó thực sự nhỏ khi so sánh với độ tự cảm của vias, dấu vết và bao bì thành phần. Bạn sẽ cần phải giải toán tính toán véc tơ và phương trình Maxwell để chứng minh chính xác, nhưng nếu bạn có thể hình dung nó, ý tưởng cơ bản là từ trường xung quanh một mặt phẳng yếu hơn xung quanh một dây (thông qua hoặc theo dõi) do hình học của nó . Từ trường yếu hơn có nghĩa là độ tự cảm thấp hơn.
Mike DeSimone

3
Độ tự cảm cực thấp của công suất và mặt phẳng mặt đất đã thay đổi tất cả các quy tắc, bằng cách làm cho độ tự cảm đi vào mặt phẳng quan trọng hơn nhiều so với độ tự cảm do vị trí trên mặt phẳng. Do đó, yêu cầu "gần phần" đã lỗi thời trong hầu hết các trường hợp (về cơ bản, bất kỳ trường hợp nào mặt phẳng công suất của bạn đủ nhỏ để không có hiệu ứng đường truyền), và yếu tố giới hạn là độ tự cảm từ bao bì của tụ điện và cách thức vias của nó được định tuyến cho các mặt phẳng, và tương tự cho chip. Vì vậy, nhiều nhà sản xuất chip đang thêm các chân nguồn để giảm độ tự cảm, không phải vì họ cần nhiều nắp hơn.
Mike DeSimone

2
Máy bay chia là khó khăn. Bạn có thể kết thúc việc tạo ra các vấn đề EMI mà trước đây họ không cẩn thận. Ngoài ra, bạn có thể thỏa hiệp trở kháng thấp của máy bay nếu bạn chia nó thành những mảnh quá nhỏ, như dải. Henry Ott khuyến nghị chống lại nó, lập luận rằng vị trí và bố cục thành phần thường có thể đạt được hiệu suất tốt hơn so với các mặt phẳng phân chia sẽ cung cấp. Điều đó nói rằng, có những trường hợp chúng có ý nghĩa, nhưng bạn cần đối xử với mặt phẳng phân tách tương tự như thẻ lửng cắm, với sự tách rời của chính nó và gần điểm kết nối duy nhất, và cấm các dấu vết vượt qua sự phân chia.
Mike DeSimone

2
Ngoài ra, nếu bạn đang tách mặt phẳng mặt đất, bạn cần chia các mặt phẳng năng lượng ở cùng một nơi. Hãy nhớ rằng, ở tần số AC, công suất và mặt đất có cùng tiềm năng (nếu được tách riêng) và các đường trường sẽ hoạt động tương ứng.
Mike DeSimone

44

Tôi thấy nó có xu hướng giúp suy nghĩ về các mạch RC tương đương hình thành dấu vết, khi bạn cần xem xét hành vi của các đường dây điện (dấu vết, ví dụ điện trở thực sự nhỏ ) và nắp tách rời.

Dưới đây là một sơ đồ phác thảo đơn giản về ba mũ bạn có trong bài đăng của mình:
nhập mô tả hình ảnh ở đây Không có sự phân cực trong hình ảnh, vì vậy chỉ cần giả sử một "Sức mạnh" là mặt đất, và cái kia là VCC.

Về cơ bản có hai cách tiếp cận để tách rời - A và C. B không phải là một ý tưởng hay.

A sẽ có hiệu quả nhất trong việc ngăn tiếng ồn từ IC truyền trở lại vào đường ray điện của hệ thống của bạn. Tuy nhiên, nó ít hiệu quả hơn khi thực sự tách dòng chuyển mạch khỏi thiết bị - Dòng điện trạng thái ổn định dòng chuyển đổi phải chảy qua cùng một dấu vết.

C là hiệu quả nhất trong việc thực sự tách IC. Bạn có một đường dẫn riêng để chuyển dòng điện sang tụ điện. Do đó, trở kháng tần số cao của pin với mặt đất thấp hơn. Tuy nhiên, nhiều tiếng ồn chuyển đổi từ thiết bị sẽ khiến nó quay trở lại đường ray điện.
Mặt khác, điều này không dẫn đến sự chênh lệch điện áp thấp hơn ở chân IC và giảm tiếng ồn cung cấp điện tần số cao bằng cách đẩy nó xuống đất hiệu quả hơn.

Sự lựa chọn thực tế là thực hiện cụ thể. Tôi đi bằng C, và chỉ sử dụng nhiều đường ray điện bất cứ khi nào có thể. Tuy nhiên, bất kỳ tình huống nào bạn không có không gian bảng cho nhiều đường ray và đang trộn lẫn tín hiệu tương tự và kỹ thuật số, A có thể được bảo đảm, giả sử mất hiệu quả trong việc tách rời không gây hại.


Nếu bạn vẽ Mạch AC tương đương, sự khác biệt giữa các cách tiếp cận sẽ rõ ràng hơn:
nhập mô tả hình ảnh ở đây
C có hai đường AC riêng biệt với mặt đất, trong khi A chỉ có một.


5
Tôi không đồng ý với sự phân biệt của bạn giữa A và C. Dòng điện tần số thấp từ nguồn cung cấp và dòng tách tần số cao chỉ cần thêm. Hạn chế duy nhất đối với A là nguồn cấp điện tần số thấp có điện trở cao hơn một chút, nhưng đó là vấn đề DC và vẫn ổn miễn là có thể hỗ trợ điện áp chính xác.
Olin Lathrop

3
Cũng không đúng khi nói rằng A tách rời tốt hơn C. Để chỉ nhìn vào thành phần tách riêng, hãy ngắt kết nối nguồn cấp điện. Khi làm điều đó, cả A và C đều để lại cho bạn cùng một mạch. Việc tách rời cũng được thực hiện bởi cả hai. Sự khác biệt là A giữ cho các thành phần dòng điện tần số cao ra khỏi lưới điện tốt hơn.
Olin Lathrop

Đối với các thiết kế tốc độ cao hiện đại, tốt hơn là mô hình cuộn cảm thay vì điện trở. Vấn đề không phải là bạn suy giảm điện trở, mà là độ tự cảm của mạng phân phối điện gây ra sự chậm trễ mà nguồn cung cấp điện không thể phản ứng đủ nhanh. (Trong lý thuyết vòng điều khiển, bạn thấy rằng việc đặt độ trễ [Biến đổi Laplace: e ^ st] trong đường dẫn phản hồi sẽ chỉ giúp làm mất ổn định vòng điều khiển.) Những độ trễ này là do dòng điện trong cuộn cảm không thể thay đổi ngay lập tức, và do đó điện áp phải thay đổi khi thay đổi tải đột ngột xảy ra.
Mike DeSimone

2
@Olin Lathrop - Tôi đặc biệt nói rằng A tệ hơn khi thực sự tách IC, không tốt hơn -However, it is less effective at actually decoupling switching currents from the device
Connor Wolf

2
Hơn nữa, C chắc chắn là trở kháng thấp hơn sau đó A. Tôi sẽ có một số chỉnh sửa cho câu trả lời trong một phút để giải thích.
Sói Connor

15

Các câu trả lời cho câu hỏi của bạn (tất cả chúng) phụ thuộc rất nhiều vào tần số nào đang chạy xung quanh PWA của bạn.

Bất kể điều gì khác tôi sắp nói, hãy nhớ rằng hầu hết các mũ tách rời rời rạc trở nên vô dụng trên khoảng 70 MHz. Sử dụng nhiều mũ song song có thể đẩy con số đó cao hơn một chút.

Một nguyên tắc nhỏ là một vật thể bắt đầu hoạt động như một ăng ten ở L = bước sóng / 10. Bước sóng = c / f; vì vậy chúng ta cần L <c / (10f). Kích thước tính năng 1 cm trở nên quan trọng ở khoảng 3 GHz. Trước khi bạn thở phào nhẹ nhõm (vì đồng hồ của bạn chỉ chạy ở tốc độ 50 MHz), hãy nhớ rằng bạn cần phải suy nghĩ về nội dung phổ của các cạnh đồng hồ và chuyển tiếp chân I / O của chip.

Nói chung, bạn muốn đặt nhiều mũ xung quanh bảng, và / hoặc sử dụng một bảng với các mặt phẳng nguồn và mặt đất được thiết kế đặc biệt, về cơ bản biến toàn bộ bảng thành một tụ điện phân tán.

Độ tự cảm của chì và vết (L) khoảng 15 nH / inch. Điều đó tương đương với khoảng 5 Ohms / inch cho nội dung phổ ở 50 MHz và khoảng 20 Ohms / inch cho nội dung phổ ở 200 MHz.

Song song các mũ 'N' của giá trị C sẽ tăng C theo hệ số N và giảm L khoảng một nhân tố của N. Sơ đồ tách rời của bạn có dải tần số hữu ích. Kết thúc THẤP của dải tần số đó được đặt bằng tổng điện dung hiệu dụng của tất cả các mũ của bạn. Đầu cực cao của dải tần không có gì (tôi nhắc lại, không có gì) liên quan đến điện dung của tụ điện của bạn: Đây là chức năng của cuộn cảm dẫn của tụ điện và số lượng tụ điện (và vị trí của chúng) trong mạng. Độ tự cảm tổng thể hiệu quả tỷ lệ nghịch với N. Mười mũ 10 nF mỗi mũ được ưu tiên cao hơn 1 nắp 100 nF. 100 mũ, mỗi loại 1 nF, thậm chí còn tốt hơn.

Để giữ cho mạng tách rời HIỆU QUẢ của bạn ở mức cao và mạng phân tách HIỆU QUẢ của bạn ở mức thấp, bạn phải phân phối mũ của mình (không được đóng cục ở một hoặc một vài nơi).

Bảo vệ chuyển đổi A / D của bạn khỏi tiếng ồn là một chủ đề hoàn toàn mới, mà tôi sẽ chuyển qua vào lúc này.

Tôi hy vọng điều đó đã giúp trả lời một số câu hỏi của bạn.


1
Trên khoảng 100 MHz, việc tách rời trên một con chip, cũng như hệ thống dây bên trong của gói chip, trở nên chiếm ưu thế. Ngoài ra, tôi phải tranh luận quan điểm của bạn rằng tăng N luôn là một điều tốt. Bằng chứng là thực hiện một sơ đồ trở kháng (Z so với f) của mạng phân phối điện của bạn (cung cấp năng lượng, tách rời và các mặt phẳng): Mỗi tụ điện được thêm vào là giảm 1 / N trở kháng xung quanh SRF của tụ điện. Tốt hơn là sử dụng các tụ điện có giá trị khác nhau, sẽ có các SRF khác nhau, sẽ bao phủ nhiều băng thông của bạn hơn.
Mike DeSimone

10

Bypass tụ điện phục vụ bốn chức năng chính:

  1. Chúng giảm thiểu những thay đổi nhanh chóng trong dòng điện được vẽ trên dây cung cấp (những thay đổi như vậy trong bản vẽ hiện tại có thể gây ra EMI hoặc có thể gây nhiễu cho các thiết bị khác trên bo mạch)
  2. Chúng giảm thiểu những thay đổi về điện áp giữa VDD và VSS
  3. Chúng giảm thiểu điện áp giữa VSS và mặt đất
  4. Chúng giảm thiểu điện áp giữa VDD và đường ray dương của bảng

Sơ đồ (A) trong câu trả lời của Fake Name cho đến nay là cách tốt nhất để giảm thiểu các thay đổi được rút ra trên dây cung cấp, vì những thay đổi trong dòng điện được CPU rút ra sẽ phải thay đổi điện áp nắp trước khi chúng có thể gây ra bất kỳ thay đổi nào trong dòng cung cấp. Ngược lại, trong sơ đồ (C), nếu độ tự cảm của nguồn cung cấp chính gấp mười lần so với nắp bypass, thì nguồn cung cấp sẽ thấy 10% của bất kỳ đột biến hiện tại nào, bất kể nắp có thể lớn đến mức nào.

Sơ đồ (C) có lẽ là tốt nhất từ ​​góc độ giảm thiểu thay đổi điện áp giữa VDD và VSS. Tôi đoán rằng có lẽ điều quan trọng hơn là giảm thiểu các biến thể trong dòng cung cấp, nhưng nếu điều quan trọng hơn là giữ cho điện áp VDD-VSS ổn định, sơ đồ (C) có thể có một lợi thế nhỏ.

Ưu điểm duy nhất tôi có thể thấy đối với sơ đồ (B) là nó có thể giảm thiểu điện áp chênh lệch giữa VDD và đường ray cung cấp tích cực của bo mạch. Không thực sự có nhiều lợi thế, nhưng nếu người ta lật đường ray, nó sẽ giảm thiểu điện áp chênh lệch giữa VSS và mặt đất. Trong một số ứng dụng có thể quan trọng. Lưu ý rằng việc tăng độ tự cảm giữa đường ray cung cấp dương và VDD có thể giúp giảm điện áp chênh lệch giữa VSS và mặt đất.


7

Là một lưu ý phụ tách biệt với vấn đề bố trí, lưu ý rằng có những lý do để sử dụng một loại giá trị tụ điện (ví dụ 1000pf, 0,01uF và 0,1uF) thay vì chỉ các tụ 0,1uF trong suốt.

Lý do là các tụ điện có điện cảm ký sinh. Các tụ gốm tốt có trở kháng rất thấp ở tần số cộng hưởng, với trở kháng bị chi phối bởi điện dung ở tần số thấp hơn và bị chi phối bởi độ tự cảm ký sinh ở tần số cao hơn. Tần số cộng hưởng thường giảm khi tăng điện dung một phần (chủ yếu là do độ tự cảm là như nhau). Nếu bạn chỉ sử dụng tụ 0,1uF, chúng sẽ cho bạn hiệu suất tốt ở tần số thấp hơn, nhưng lại hạn chế việc bỏ qua tần số cao. Một hỗn hợp các giá trị tụ điện cung cấp cho bạn hiệu suất tốt ở một dải tần số.

Tôi đã từng làm việc với một trong những kỹ sư đã thiết kế sơ đồ + bố trí cho ổ đĩa động cơ Segway và anh ta đã giảm nhiễu chuyển đổi tương tự sang số của DSP (nguồn chính là đồng hồ hệ thống DSP) xuống 5% 10 bằng cách thay đổi giá trị tụ điện và giảm thiểu trở kháng mặt phẳng mặt đất bằng cách sử dụng máy phân tích mạng.


2
Xin lỗi vì đã hoại tử cái này, nhưng làm thế nào chính xác một người có thể đạt được điều này một cách hợp lý trên bảng? Cách tôi hình dung về cơ bản nó sẽ là "các vòng" tách rời / bỏ qua các nắp xung quanh một IC, các giá trị nhỏ nhất gần nhất. Vì vậy, 1000pF giới hạn gần IC nhất ở các cặp pin nguồn tương ứng, sau đó là 0,01uF, và sau đó là 0,1uF hoặc hai gần đó.
Toby Lawrence

2
Tôi nghĩ rằng bạn có thể đúng, nhưng tôi đã kết hợp 1000pF và 0,01uF với nhau về tầm quan trọng tần số cao. 1000pF có độ tự cảm thấp nhất + nên gần nhất, nhưng 0,01uF không quá xa. Chức năng của dải điện dung khác nhau là làm cho các rãnh có trở kháng thấp có sẵn cho IC.
Jason S

2
Bố trí tốt nhất mà tôi thấy thường đặt các tụ HF quan trọng này ở mặt sau của bảng ngay dưới IC được đề cập.
Jason S

4

Có một mẹo khác trong việc giảm thiểu trở kháng giữa đường ray GND và VCC bên trong MCU và các mặt phẳng công suất.

Mỗi chân I / O MCU chưa sử dụng phải được kết nối với GND hoặc VCC, được chọn sao cho số lượng chân không sử dụng tương tự sẽ đi đến VCC như với GND. Các chân đó phải được cấu hình làm đầu ra và giá trị logic của chúng phải được đặt theo đường ray nguồn mà đầu ra được kết nối với.

Bằng cách đó, bạn cung cấp thêm kết nối giữa đường ray công suất bên trong của MCU và các mặt phẳng nguồn trên bảng. Các kết nối này chỉ đơn giản là đi qua cuộn cảm và ESR gói, và ESR của mosfet được bật trong trình điều khiển đầu ra GPIO.

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Kỹ thuật này rất hiệu quả trong việc giữ cho phần bên trong của MCU được gắn với các mặt phẳng nguồn mà đôi khi phải trả tiền để chọn gói cho một MCU nhất định có nhiều chân hơn mức cần thiết, chỉ để tăng số lượng chân nguồn dự phòng. Nếu nhà sản xuất bảng của bạn có thể giải quyết nó, thì bạn cũng nên ưu tiên các gói không chì (LCC) vì chúng thường có độ tự cảm bảng thấp hơn. Bạn có thể muốn xác minh rằng bằng cách tham khảo mô hình IBIS cho MCU của bạn, nếu có.


Điều gì về rủi ro của shortcircuits (ví dụ do lỗi phần mềm)?
Peter Mortensen

2
@PeterMortensen Như vậy sẽ không phải là thảm họa. Các trình điều khiển pin là nguồn hiệu quả hiện tại. Nếu bạn gây rối, tất cả những gì xảy ra là MCU của bạn sẽ nóng và bạn có thể vượt qua xếp hạng hiện tại hoặc tiêu tan tuyệt đối nếu bạn đặc biệt không may mắn. Phần mềm của bạn không nên hành động. Nếu bạn mong đợi các vấn đề quan trọng từ nó hoạt động, hãy viết mã như thể đó là một phần mềm an toàn Class B. Trình kiểm tra tính nhất quán nền sẽ bắt các trạng thái pin sai và hành động tương ứng.
Kuba Ober

2

Luôn luôn tốt nhất để áp dụng thực hành tốt, đặc biệt là vì nó không liên quan đến bất kỳ công việc hoặc chi phí nào trong kiểu thiết kế này.

Bạn nên có vias càng gần càng tốt với các miếng tụ điện, để giảm thiểu độ tự cảm. Các tụ điện phải gần với nguồn cung cấp và nối đất của chip. Nên tránh định tuyến trong ảnh thứ hai và thứ nhất không lý tưởng. Nếu đó là một nguyên mẫu, tôi sẽ sửa đổi việc tách rời cho phiên bản sản xuất.

Ngoài việc trục trặc chip trong một số trường hợp, bạn có thể tăng lượng khí thải không mong muốn.


5
Có vẻ như không thực sự trả lời câu hỏi của anh ấy với tôi. Ông nói rằng ông biết đó không phải là cách thực hành đúng đắn, nhưng đang cố gắng xác định xem đó có thực sự là một thỏa thuận đủ lớn để thay đổi nó hay không.
Kellenjb

Theo tôi hiểu, mũ tách rời có hai nhiệm vụ. Một là như một hồ chứa năng lượng, hai là để lọc tiếng ồn. Nắp trông giống như một bộ lọc thông thấp cho đầu vào. Chỉ có bộ lọc sẽ bị ảnh hưởng bởi định tuyến, có? Trong các ví dụ dưới cùng, trở về mặt đất nằm ở phía "đối diện" của pin nguồn mcu, do đó việc lọc không hiệu quả. Điều này có nghĩa không?
chấp

Các tụ điện phải đối phó với một số đột biến dòng điện cao rất ngắn, do đó việc định tuyến cần phải chính xác trên cả hai số đếm.
Leon Heller

Tại sao các downvote?
Leon Heller

2

Mặc dù thiết kế của bạn "hoạt động" như vậy, theo kinh nghiệm của tôi, tôi phát hiện ra rằng nếu bạn không làm công việc "tốt" trong việc tách rời và bỏ qua, các mạch của bạn sẽ kém tin cậy hơn và dễ bị nhiễu điện hơn. Bạn cũng có thể thấy rằng những gì hoạt động trong phòng thí nghiệm, có thể không hoạt động trong lĩnh vực này.

Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.