Tại sao các bộ điều chỉnh LDO có sự sụt giảm điện áp lớn như vậy?

Tại sao các bộ điều chỉnh tuyến tính LDO không sử dụng MOSFET làm thành phần chính để có thể có mức giảm tối thiểu = 0 (tốt, tùy thuộc vào hiện tại, vẫn phải là một vài mV)?

Hoặc người ta có thể mong đợi xây dựng một bộ điều chỉnh bỏ học 0 dựa trên MOSFET và opamp không?

Có được điều chỉnh với mức giảm ra điện áp gần 0 mV. Kiểm tra hình 5 trên trang 6 trong TPS73101, Cap-Free, NMOS, Bộ điều chỉnh giảm thấp 150mA với Bảo vệ dòng ngược .

Một ví dụ khác là LTC1844 - 150 mA, Micrô, Độ ồn thấp, Bộ điều chỉnh tuyến tính VLDO .

Vấn đề với các bộ điều chỉnh ở điện áp rơi thấp như vậy là ở những vùng đó chúng có các tham số crappy (quy định dòng / tải và PSRR ).

Về phần nếu có thể xây dựng bộ điều chỉnh như vậy với op-amp và thiết bị MOS rời rạc - vâng, điều đó là có thể. Bạn sẽ phải sử dụng PMOS và chăm sóc sự ổn định (không dễ để làm cho vòng phản hồi ổn định trong cấu hình như vậy).

Nếu bạn muốn có LDO cực thấp, bạn cần một thiết bị có điện áp bão hòa đầu vào cực thấp (ví dụ FET) và một số cách có điện áp điều khiển cao hơn đầu vào.

$V_{CE}$$V_{BE}$$V_{BE}$

$R_{DS(on)}$$V_{GS}$

$R_{DS(on)}$

Một số LDO sử dụng MOSFET bên ngoài:

http://www.micrel.com/page.do?page=/product-info/products/mic5156.shtml

Tôi đã thiết kế một mạch điều chỉnh tuyến tính LDO riêng biệt bằng cách sử dụng MOSFET kênh n để tạo ra điện áp âm. Đây là 22 năm trước, và tôi đã xuất bản nó trong một tạp chí điện tử được thiết lập để sạc pin SLA ở mức 13,8 volt.

Hàng ngàn được xây dựng dưới hình thức này hay hình thức khác, và tôi không có bất kỳ vấn đề ổn định nào. Mạch đơn giản cũ này có thể được cấu hình với FET kênh p và điện áp đầu ra thấp hơn và ngày nay, sự sụt giảm sẽ được giới hạn bởi MOSFET thấp về điện trở. Các bộ phận của SM có nghĩa là sự không hài lòng không phải là một hình phạt, vì vậy tôi biết rằng bây giờ thực sự giảm thấp.