Bố trí PCB cho chuyển đổi phía cao (hiện tại cao)

Tôi đang làm việc trên một bố trí PCB cho hai thiết bị chuyển mạch phía cao. Bạn có thể thấy dưới đây một hình ảnh của bố trí hiện tại của tôi.

Bố trí PCB

Trọng lượng đồng của PCB trong tương lai có thể sẽ là 2 oz / ft² (hai mặt). Tôi sử dụng hai MOSFET kênh p (IPB180P04P4). Tôi mong đợi 10 Amps cho MOSFET ở bên phải (Tôi chọn rất gần với dấu chân tối thiểu, Pd khoảng 0,2 W) và 15 Amps (U2, cực đại ở 30 Amps, Pd khoảng 0,45 W, tối đa 1,8 W) cho MOSFET ở bên trái (U1, 8 cm² đồng).

IC1 là một cảm biến hiện tại.

Các khối đầu cuối (U15, U16) thuộc loại này: WM4670-ND trên Digikey .

Để thu được nhiều dòng điện trên loại PCB này, một trong những máy tính trực tuyến nói với tôi rằng tôi cần 20 mm dấu vết. Để tiết kiệm không gian, tôi quyết định chia dấu vết lớn này thành hai dấu vết (một ở phía trên, một ở phía dưới). Tôi kết nối cả hai dấu vết với một mẫu vias (kích thước mũi khoan 0,5 mm trên lưới 2x2 mm²). Tôi không có bất kỳ kinh nghiệm nào trong cách bố trí này vì vậy tôi nhìn vào các bảng khác và chọn một kích thước có vẻ công bằng với tôi. Đây có phải là thông qua mô hình đúng cách để đi?

Theo MOSFET, tôi sử dụng cùng một kiểu mẫu nhưng với kích thước mũi khoan nhỏ hơn 0,3 mm để tạo ra mối nối nhiệt. Liệu hàn sẽ chảy tốt hơn với kích thước này? Không có vias nào được lấp đầy cho đến nay ...

Tôi cũng đang suy nghĩ về việc không có bất kỳ mặt nạ hàn nào trên các dấu vết này, đó sẽ là áp dụng một số vật hàn trên đồng.

Tôi cũng quan tâm đến các miếng đệm của MOSFET. Tôi đã chọn không phủ chúng bằng đồng. Tôi nghĩ thiết bị có thể tự định tâm theo cách này nhưng điều đó có thể làm tăng sức đề kháng ...

Xin vui lòng bình luận bố trí!
Cảm ơn bạn !

CHỈNH SỬA 1

Tôi hơi cải tiến thiết kế. Tôi đã thêm nhiều vias dưới các miếng đệm nhiệt của MOSFET. Có một số đồng trần theo MOSFET (nếu tôi muốn thêm tản nhiệt trong tương lai).

Đầu v2

Xin vui lòng bình luận! Cảm ơn bạn trước!

CHỈNH SỬA 2

Một bản cập nhật mới cho thiết kế này. Tôi đã tăng diện tích đồng xung quanh các đạo trình của MOSFET. Điều đó sẽ làm giảm sức đề kháng của những dấu vết này.

Tôi đã thêm nhiều vias giữa các lớp trên cùng và dưới cùng để cải thiện phân phối hiện tại trong các lớp này.

Tôi đã hỏi nhà sản xuất rằng liệu tôi có thể cắm vias dưới các thiết bị để cải thiện khả năng tản nhiệt hay không. Anh ấy nói với tôi rằng đó là duable.

Tôi không nghĩ rằng tôi sẽ thay đổi bất cứ điều gì khác. Đó là loại dự đoán tốt nhất của tôi vì vậy tôi có thể cho nó đi nếu không ai có bất kỳ bình luận nào.

Trên cùng v3 Đáy v3

— Marmoz
nguồn

Một vài điều: Đầu tiên, bạn thực sự không muốn có nhiều (hoặc bất kỳ) vias nào trực tiếp dưới MOSFET của bạn. Hoặc bạn sẽ phải trả thêm tiền cho nhà hội đồng để cắm chúng, hoặc họ sẽ gạt chất hàn ra khỏi bộ phận (hoặc tệ hơn, nếu vias bị trói ở phía dưới, khói thoát ra có thể tạo ra các lỗ rỗng lớn ngay bên dưới FET). Tôi sẽ khuyên bạn nên mở rộng khu vực đồng xung quanh pad FET (giống như bạn đã làm ở bên trái của U $ 2) và thêm nhiều vias ở đó. Ngoài ra, trong khi dấu vết hàn có thể giúp ích, nó sẽ thêm một bước sản xuất bổ sung. Sẽ là vấn đề nếu bạn nhạy cảm với chi phí. Trông giống như một dự án thú vị!

— bitsmack

Vâng, đó là một dự án thú vị !! Cảm ơn bạn đã cho ý kiến, nhà sản xuất đã làm cho các bảng. Tôi chắc chắn sẽ chú ý đến những vấn đề này. Tôi lo lắng về vias theo MOSFE. Chúng không được cắm, nhưng tôi hy vọng chúng không bị quá nhiều chất hàn ra khỏi bộ phận. Tôi đã nói về vấn đề này trong một câu hỏi khác. Về việc đặt một số vật hàn vào dấu vết không được che giấu, tôi nghĩ về nó và quyết định rằng nó có thể giải quyết mà không cần. Điều đó cũng làm giảm khả năng ngắn mạch không phải là điều xấu ...

— Marmoz

Về khu vực đồng, tôi đã hết chỗ không may. Vì vậy, nếu tôi muốn cải thiện khả năng tản nhiệt, tôi sẽ sử dụng tản nhiệt. Các khoảng trống dưới MOSFET là một trong những vấn đề chính tôi sẽ phải giải quyết sớm! Bạn có lời khuyên nào cho việc này không (bây giờ các bảng được làm theo cách này)?

— Marmoz

Lời khuyên mà tôi luôn nhận được là "không bao giờ" sử dụng vias mở trong một bảng. Đôi khi tôi cần, vì vậy tôi đưa vào một vài, và nó đã hoạt động cho đến nay. Họ làm bấc hàn! Tôi đã làm một bảng với rất nhiều trong số này (ít hơn bạn có, mặc dù ( cười )), và người hàn chạy đến mặt dưới của bảng và gộp lại trong một giọt lớn. Mặc dù đã có sellermask giữa các vias lớp dưới cùng! Một nỗ lực để giải quyết vấn đề này là "dựng" vias ở lớp dưới cùng. Điều này có nghĩa là chúng được bao phủ bởi sellermask. Chỉ có thể nếu vias đủ nhỏ để giữ cho mặt nạ nguyên vẹn ...

— bitsmack 7/03/2015

Tuy nhiên, vấn đề với điều này là các khí mở rộng (có thể là không khí hoặc từ thông lượng) không thể thoát ra khỏi đáy bảng. Họ chống lại FET, để lại bong bóng và lỗ rỗng. Không phải là một giải pháp tốt. Nếu tôi ở vị trí của bạn, với các bảng đã được sản xuất, tôi có thể sẽ chạy hàn vào vias bằng tay, trước khi hàn FET. Hy vọng rằng nó sẽ không chạy ra khỏi đáy :)

— bitsmack 7/03/2015

Câu trả lời:

Tôi tò mò làm thế nào bạn có được số lượng tản điện của bạn. Nhìn vào bảng dữ liệu, có vẻ như 10 giờ sáng 200 mW (tăng nhiệt độ 12 độ), 30 ampe, 2,5W với mức tăng nhiệt độ 90 độ (với Rthja là 40 độ / W, điều này có vẻ đúng ngay cả khi bạn có 6 cm ^ 2 diện tích PCB).

Điều đó nói rằng, nếu bạn muốn rút nhiều nhiệt ra khỏi FET của mình, bạn có thể có một lỗ .250 "được khoan qua lỗ và sau đó sử dụng một con sên đồng kéo dài qua lỗ và tiếp xúc với mặt sau của gói. cũng có thể dán một bộ tản nhiệt lên trên cùng nhưng nó không hiệu quả bằng cách cố gắng thực hiện thông qua các trường hợp.

Đối với các câu hỏi bố trí của bạn, nó trông giống như một dấu vết 6 triệu cho tất cả các khách hàng tiềm năng nguồn. Đó sẽ là một lựa chọn tồi ở 30A, bằng cách so sánh nhìn vào bên trong cầu chì 30A :-) Điều đó có nghĩa là bạn sẽ có được sự ấm áp trên dấu vết đó. Bạn chọn độ rộng theo dõi bao giờ, thực hiện phép tính ở mức đồng đã chọn và sử dụng điện trở x bình phương hiện tại để tính toán bao nhiêu watt mà dấu vết đó sẽ tiêu tan.

Bạn không cần tất cả các vias bạn đã có trên pad. 5 sẽ đủ để kết nối nhiệt từ trên xuống dưới. Tôi đã thấy mọi người chỉ sử dụng một, nhưng bạn phụ thuộc rất nhiều vào cái đĩa mặc dù lỗ hổng trong trường hợp đó.

— Chuck
nguồn

Trên thực tế, hầu hết dòng điện đi từ khối IN sang khối OUT, chúng là các khối đầu cuối. Tôi nên xem lại số này, tôi không có ý định ngay bây giờ nhưng cuối cùng nó vẫn hoạt động tốt. Tôi không chắc chắn để hiểu thủ thuật sên đồng ... OK cho tất cả các vias, tôi không thực sự biết vì vậy tôi đã thử cách này. Tốt để biết cho lần sau, cảm ơn bạn!

— Marmoz

Bạn có thể xem xét loại bỏ mặt nạ hàn trên các dấu vết hiện tại cao và cho phép lớp phủ hasl làm dày chúng một chút (và có thể lấp đầy vias?).

— TomKeddie
nguồn

Có ai vẫn sử dụng HASL không? Nhiều nhà sản xuất PCB thậm chí không hỗ trợ HASL nữa vì sự khác biệt về chi phí là gần như không có, và ENIG tạo ra một kết thúc tốt hơn, phẳng hơn.

— Oliver

Tôi chỉ có thể nói rằng họ thực sự đã hoàn thành ENIG. Tuy nhiên, tôi đã không loại bỏ mặt nạ hàn nhưng đó là một điểm tốt. Cảm ơn bạn

— Marmoz

Cân nhắc sử dụng PCB chất nền nhôm nếu bạn cần nhiều năng lượng làm mát này. Đó là RẤT NHIỀU vias nhiệt, tôi không nghĩ nhiều cửa hàng proto sẽ làm điều này mà không phải trả thêm phí khoan.

— Chồn ép
nguồn

Nhận xét chung trong trường hợp nó giúp được ai đó: rất nhiều nơi vẽ một đường ở 35 mũi khoan trên một inch vuông.

— Anthony

Tôi không biết chất nền nhôm PCB vào thời điểm đó. Nhưng điều đó cuối cùng đã làm việc ra. Tôi thấy PCB thương mại cho dòng điện cao với nhiều vias này, vì vậy tôi nghĩ rằng điều đó không thể gây hại. Tôi thực sự không biết họ có tính thêm phí cho tôi không, họ không nói gì về báo giá ... nhưng điều đó không có nghĩa là họ không tính phí cho tôi.

— Marmoz