Tại sao CPU trở nên nhỏ hơn và nhỏ hơn?


19

Một thực tế đã biết rằng các bộ xử lý (hoặc chip) theo thời gian đang ngày càng nhỏ đi. Intel và AMD đang trong cuộc đua về các tiêu chuẩn nhỏ nhất (45nm, 32nm, 18nm, ..). Nhưng tại sao nó lại rất quan trọng để có các phần tử nhỏ nhất trên vùng chip nhỏ nhất?

Tại sao không làm một cpu 90nm 5x5cm? Tại sao phải ép 6 lõi vào một khu vực 216mm2? Sẽ dễ dàng hơn để tản nhiệt từ khu vực lớn hơn, sản xuất sẽ đòi hỏi công nghệ ít chính xác hơn (và do đó rẻ hơn).

Tôi có thể nghĩ ra vài lý do:

  • kích thước nhỏ hơn có nghĩa là nhiều chip hơn có thể được tạo ra trên một wafer (nhưng tấm wafer không đắt lắm, phải không?)
  • kích thước nhỏ hơn rất quan trọng đối với các thiết bị di động (nhưng PC hàng ngày vẫn sử dụng hộp tháp)
  • kích thước nhỏ được quyết định bởi giới hạn tốc độ ánh sáng, chip không thể lớn hơn khoảng cách mà trường EM có thể di chuyển trong 1 chu kỳ (nhưng đó là khoảng vài cm tại 3GHz)

Vì vậy, tại sao chip cần phải trở nên nhỏ hơn và nhỏ hơn?


3
nhiều hơn là luật? :)
kenny

trong phần lớn các trường hợp kích thước gói cuối cùng, điều quan trọng để lắp nó vào điện thoại di động, được xác định bởi loại bao bì và số pin. Nói cách khác, kích thước khuôn thực tế thường nhỏ hơn nhiều so với gói sẽ chỉ ra, ngay cả đối với các quy trình lớn hơn. Bao bì là một phần lớn chi phí sản xuất một IC có số pin cao, nhiều hơn bạn nghĩ và đôi khi còn hơn cả việc sản xuất khuôn dập thực tế.
Đánh dấu

@Mark - Các nhà sản xuất điện thoại di động muốn ngày càng có nhiều CSP (Gói quy mô Chip), có kích thước gần giống như khuôn. Bạn khó có thể biện minh cho các gói như TQFP trong điện thoại thông minh nữa, chúng quá không hiệu quả.
stevenvh

@stevenvh Tôi nghĩ chúng tôi đã nói điều tương tự, lựa chọn đóng gói và ngưng tụ nhiều chip vào một gói để giảm số lượng pin và nhu cầu thành phần bên ngoài chủ yếu thúc đẩy việc thu nhỏ IC để sử dụng điện thoại di động. Kích thước quá trình thường không phải là yếu tố giới hạn, đặc biệt là trong các thiết bị có số pin cao.
Đánh dấu

8
Để rõ ràng, các CPU không thực sự trở nên nhỏ hơn. Chúng vẫn có cùng kích thước nhưng chứa ngày càng nhiều bóng bán dẫn vì kích thước của mỗi bóng bán dẫn đang giảm.
David Schwartz

Câu trả lời:


34

Nó giống như những thanh kẹo. Họ tiếp tục làm cho chúng nhỏ hơn ở cùng một mức giá để tăng lợi nhuận.

Nghiêm túc mà nói, có những lý do tốt cho các chip nhỏ hơn. Đầu tiên và quan trọng nhất là nhiều chip có thể phù hợp với một wafer. Đối với các chip lớn, chi phí là tất cả khoảng một phần của wafer mà nó sử dụng. Chi phí để xử lý một wafer là khá nhiều cố định, bất kể có bao nhiêu chip kết quả từ nó.

Sử dụng ít wafer đắt tiền chỉ là một phần. Năng suất là khác. Tất cả các tấm wafer đều có sự không hoàn hảo. Hãy nghĩ về chúng như nhỏ nhưng ngẫu nhiên rải rác về wafer, và bất kỳ IC nào chạm vào một trong những điểm không hoàn hảo này đều là rác. Khi wafer được bao phủ bởi rất nhiều IC nhỏ, chỉ một phần nhỏ trong tổng số là rác. Khi kích thước IC tăng lên, phần nhỏ của chúng chạm vào một điểm không hoàn hảo sẽ tăng lên. Như một ví dụ không thực tế mà dù sao cũng chỉ ra vấn đề, hãy xem xét trường hợp mỗi wafer có một điểm không hoàn hảo và được bao phủ bởi một IC. Sản lượng sẽ là 0. Nếu được bao phủ bởi 100 IC, năng suất sẽ là 99%.

Có rất nhiều thứ mang lại hiệu quả hơn thế này, và điều này là quá mức cho thấy vấn đề, nhưng hai hiệu ứng này thúc đẩy các chip nhỏ hơn sẽ kinh tế hơn.

Đối với các IC thực sự đơn giản, chi phí đóng gói và kiểm tra chiếm ưu thế. Trong những trường hợp đó, kích thước tính năng không phải là vấn đề lái xe. Đây cũng là một lý do chúng ta đã thấy sự bùng nổ của các gói nhỏ hơn và rẻ hơn gần đây. Lưu ý rằng kích thước các tính năng cực nhỏ đang được đẩy bởi các IC rất lớn, như bộ xử lý chính và GPU.


17
Ngoài ra thỏi silicon có hình tròn nên bạn mất nhiều chip hơn trên mỗi wafer khi chip trở nên lớn hơn, tức là. bạn có thể ghép các chip vuông nhỏ hơn vào một vòng tròn.
Martin

2
+1 @Martin, chưa kể nó ở rìa của wafer, chúng tôi đã tìm thấy nhiều lỗi thiết bị.
kenny

1
@endolith: Hãy nghĩ về cách hoạt động của sàng lọc vùng. Một giao cắt tròn là hình dạng tối ưu cho điều đó.
Olin Lathrop

1
Các lỗ xung quanh cạnh có thể được lấp đầy bằng xúc xắc nhỏ hơn nếu và chỉ khi cấu trúc (pha tạp chất nền, công nghệ bóng bán dẫn, đếm lớp kim loại, v.v.) giống nhau cho cả xúc xắc lớn hơn và nhỏ hơn. Ngoài ra, tỷ lệ sản xuất cho hai thiết bị trở nên liên kết và có thể không giống với tỷ lệ nhu cầu cho hai phần khác nhau. Do đó, rất hiếm khi bạn có thể thoát khỏi mánh khóe đó.
Mike DeSimone

7
Các wafer phải tròn vì quá trình sản xuất. Để tạo ra một tinh thể silicon duy nhất, một tinh thể khởi động được nhúng vào một bể silicon nóng chảy, pha tạp và rút từ từ trong khi xoay tinh thể. Kiểm soát chính xác tốc độ quay và chiết xuất xác định cả đường kính của tinh thể và ngăn ngừa sự hình thành các khuyết tật đa tinh thể. Đường kính và chiều dài cũng bị giới hạn bởi những cân nhắc cơ học, tức là bạn có thể kéo được bao nhiêu trước khi nó vỡ ra và rơi trở lại. Sau đó, nó được cắt thành tấm mỏng và đánh bóng.
Mike DeSimone

21

Khi kích thước quá trình nhỏ hơn, việc sử dụng năng lượng giảm.

Các quy trình bóng bán dẫn nhỏ hơn cho phép sử dụng điện áp thấp hơn kết hợp với những cải tiến trong kỹ thuật xây dựng có nghĩa là bộ xử lý ~ 45nm có thể sử dụng ít hơn một nửa công suất mà bộ xử lý 90nm sử dụng với số lượng bóng bán dẫn tương tự.

Lý do cho điều này là vì cổng bóng bán dẫn nhỏ hơn, điện áp ngưỡng và điện dung cổng (dòng ổ đĩa yêu cầu) sẽ thấp hơn.

Cần lưu ý rằng như Olin đã chỉ ra mức độ cải thiện này không tiếp tục kích thước quy trình nhỏ hơn vì dòng rò trở nên rất quan trọng.

Một trong những điểm khác của bạn, tốc độ tín hiệu có thể truyền xung quanh chip:

Ở 3ghz bước sóng là 10cm, tuy nhiên bước sóng 1/10 là 1cm là lúc bạn cần bắt đầu xem xét hiệu ứng đường truyền cho tín hiệu số. Ngoài ra, hãy nhớ rằng trong trường hợp bộ xử lý Intel, một số phần của chip chạy với tốc độ gấp đôi xung nhịp, vì vậy 0,5cm trở thành khoảng cách quan trọng cho các hiệu ứng đường truyền. LƯU Ý: chúng có thể hoạt động trên cả hai cạnh đồng hồ trong trường hợp này, có nghĩa là đồng hồ không chạy ở mức 6Ghz nhưng một số quy trình đang diễn ra là di chuyển dữ liệu nhanh và phải xem xét các hiệu ứng.

Bên ngoài hiệu ứng đường truyền, bạn cũng phải xem xét đồng bộ hóa đồng hồ. Tôi thực sự không biết tốc độ lan truyền bên trong bộ vi xử lý là gì, đối với dây đồng không được che chắn, nó giống như 95% tốc độ ánh sáng nhưng đối với dỗ thì giống như 60% tốc độ ánh sáng.

Với tốc độ 6Ghz, thời gian xung nhịp chỉ là 167 picos giây , thời gian cao / thấp là ~ 84 picosecond. Trong chân không, ánh sáng có thể truyền đi 1cm trong 33,3 picose. Nếu tốc độ lan truyền là 50% tốc độ ánh sáng thì nó giống như 66,6 picos giây để di chuyển 1 cm. Điều này kết hợp với độ trễ lan truyền của bóng bán dẫn và có thể các thành phần khác có nghĩa là thời gian tín hiệu di chuyển xung quanh ngay cả một khuôn nhỏ ở 3-6Ghz có ý nghĩa để duy trì đồng bộ hóa đồng hồ phù hợp.


4
Sức mạnh đi xuống với kích thước tính năng đến một điểm. Các điện áp chuyển đổi thấp hơn làm cho tỷ lệ của trạng thái bật và tắt của FET nhỏ hơn. Điều này có nghĩa là có sự rò rỉ đáng kể về trạng thái để có đủ thấp về trở kháng trạng thái. Do đó, công suất rò rỉ là một phần đáng kể của công suất cần thiết để chạy một số bộ xử lý hiện đại. Công suất vẫn tăng theo tốc độ xung nhịp, nhưng tốc độ xung nhịp tối đa bị giới hạn bởi công suất rò rỉ phụ. Có rất nhiều sự đánh đổi thú vị trong các bộ xử lý hiện đại, và các đường đạn giữa chúng thay đổi nhanh chóng.
Olin Lathrop

1
Ánh sáng của bạn quá nhanh gấp mười lần: 3,33 × 10 ^ -12 s × 3 × 10 ^ 8 m / s = 10 ^ -3 m = 1mm.
starblue

@Olin Lathrop Đồng ý, trong các thế hệ rò rỉ gần đây nhất là giới hạn chính. Tôi chủ yếu tham khảo quá trình chuyển đổi từ 90nm sang 45nm, công suất giảm gần như tuyến tính. Độ tuyến tính đó không dưới 45nm như bạn đã nói.
Đánh dấu

5

Lý do chính là người đầu tiên bạn đề cập. Tấm wafer (cái mà bạn gọi là tấm) rất đắt tiền, vì vậy bạn muốn tận dụng tối đa chúng. Các tấm wafer trước đây có đường kính 3 inch, ngày nay là 12 inch, điều này không chỉ mang lại cho bạn gấp 16 lần bất động sản, mà còn khiến bạn chết nhiều hơn thế.
Vì vậy, rõ ràng là họ cũng sẽ sử dụng công nghệ này cho các CPU được sử dụng trong các máy tính dạng tháp, ngay cả khi nó không cần thiết ở đó. Và đừng quên rằng máy tính xách tay cũng có loại CPU này và chúng nằm trong ngân sách khi có liên quan đến không gian.
Tốc độ cũng là một mối quan tâm, ở tín hiệu 3 GHz truyền dưới 10 cm mỗi chu kỳ đồng hồ. Theo nguyên tắc từ 1/10, chúng ta phải quan tâm đến các hiệu ứng đường truyền. Và đó là ít hơn 1 cm.

chỉnh sửa
Kích thước tính năng nhỏ hơn cũng có nghĩa là điện dung cổng ít hơn và điều này cho phép tốc độ cao hơn. Chuyển đổi nhanh hơn có nghĩa là tiêu thụ ít năng lượng hơn, vì MOSFET sẽ đi nhanh hơn qua vùng hoạt động của chúng. Trong thực tế, các nhà sản xuất tận dụng lợi thế này để đồng hồ nhanh hơn, do đó cuối cùng bạn sẽ không thấy phần lớn việc giảm công suất này.


2
300 000 000 mét / 3 000 000 000 Hz = 0,1 mét, tức là 10cm, phải không?
Kromster nói hỗ trợ Monica

3
Tấm wafer có giá rẻ, 100 $ mỗi wafer. Những gì đắt tiền là sự khám phá - các bước có thể xử lý tối đa 120 tấm wafer mỗi giờ và mỗi wafer cần tới 20 vụ nổ.
BarsMonster

1
@BarsMonster không thể khám phá làm hỏng một wafer? Lấy làm tiếc! :)
kenny

1
@kenny Sát thương vật lý cho wafer rất khó xảy ra ở fab hiện đại. Khiếm khuyết kính hiển vi - chúng luôn ở đây
BarsMonster

2
@stevenvh: vâng, BarsMonster đã nói gì. Khi có một máy phún trị giá hàng triệu đô la và nó xử lý hàng trăm nghìn (?) Trong suốt vòng đời của nó, đơn giản nhất là nghĩ về nó và các máy khác tại fab như là một phần của "tổng chi phí cho mỗi wafer". Tỷ lệ "tổng chi phí cho mỗi wafer" đến từ việc mua các đĩa silicon nguyên chất chưa được khám phá là gần như không đáng kể.
davidcary

0

Lý do CORE tại sao CPU tiếp tục nhỏ hơn chỉ đơn giản là trong điện toán, nhỏ hơn mạnh hơn :

Theo một xấp xỉ đầu tiên, tính toán bao gồm hai hành động cơ bản: truyền thông tin từ nơi này sang nơi khác và kết hợp các chuỗi thông tin để tạo ra thông tin mới. Vì chúng ta đã quen sử dụng thiết bị điện tử ở đây, chúng ta hãy gọi phần cứng cho các hành động này là 'dây' và 'công tắc'. Đối với cả hai, nhỏ hơn là tốt hơn:

Dây điện: Vì tốc độ truyền trên dây về cơ bản là không đổi, nên nếu bạn muốn lấy thông tin từ nơi này (ví dụ: công tắc) đến nơi khác, bạn phải rút ngắn dây . (bạn có thể đạt được tốc độ nhanh hơn, nhưng cuối cùng bạn đạt tốc độ giới hạn ánh sáng, tại thời điểm đó bạn buộc phải rút ngắn lại).

Công tắc: Công tắc hoạt động theo thông tin từ một hoặc nhiều dây đầu vào đi vào và làm nghẹt thân công tắc, khiến trạng thái bên trong của nó biến đổi để điều chỉnh thông tin trên một hoặc nhiều dây đầu ra. Nó chỉ đơn giản là mất ít thời gian hơn để làm nghẹt cơ thể của một công tắc nhỏ hơn.

Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.