Kết hợp trở kháng và chiều rộng dấu vết lớn

Tôi hiện đang làm việc trên một thiết kế trong đó một trong các IC của tôi chỉ định sử dụng dấu vết 50 ohm. Câu trả lời cho câu hỏi này, Trở kháng đặc trưng của dấu vết , cho thấy rằng cần có dấu vết 120 triệu để có trở kháng này.

IC chỉ có chỗ cho 18,8 triệu dấu vết và đó là giả định không có khoảng trống giữa các dấu vết. Vì vậy, làm thế nào tôi thực sự có thể thiết kế với trở kháng dấu vết đó trong tâm trí? Rõ ràng tôi có thể giảm độ dày của bảng hoặc tăng chiều cao đồng, nhưng chỉ ở một mức độ nào đó và tôi muốn điều này được chế tạo với giá hơi rẻ. Làm thế nào là điều này thường được xử lý?

IC mà tôi đang sử dụng là MAX9382 có thể hoạt động lên tới 450 MHz, tôi có thể sẽ sử dụng nó khoảng 400-450 MHz. Dữ liệu đang được sử dụng ban đầu là tương tự, nhưng phải được giới hạn cứng để trở thành kỹ thuật số để được sử dụng với IC đó.

Sử dụng stackup 4 lớp.

Tính toán độ rộng dấu vết cần thiết là vô nghĩa trừ khi có mặt phẳng vững chắc bên dưới, với thiết kế 2 lớp, bạn có thể cần định tuyến dấu vết ở phía bên kia, điều này sẽ phá hỏng trở kháng của bạn nếu chúng đến bất kỳ nơi nào gần dấu vết của bạn.

Với tốc độ 450Mhz, bạn thực sự cần có các mặt phẳng nguồn và mặt đất chắc chắn, liên tục. Điều này sẽ cải thiện hiệu suất tiếng ồn, các vấn đề EMI, cung cấp cho bạn khả năng kiểm soát trở kháng tốt hơn, v.v. Việc ghép một bảng 4 lớp không đắt hơn nhiều so với 2 lớp.

Sử dụng 4 lớp như:

>----------------Signal 1
8.3 mil
>----------------Ground
39 mil
>----------------Power
8.3 mil
>----------------Signal 2

Khoảng cách có thể thay đổi một chút dựa trên sự lựa chọn độ dày đồng của bạn.

Điều đó sẽ cung cấp cho bạn khoảng 10-20 triệu cho dấu vết 50ohm của bạn trên Tín hiệu 1/2 tùy thuộc vào độ dày điện môi và đồng cuối cùng trên các lớp Tín hiệu.

Bạn không phải lo lắng về trở kháng của dấu vết PCB rất ngắn như là một phần của dấu vết dài hơn. Vì vậy, bạn sẽ có một dấu vết mỏng hơn trực tiếp bên cạnh chip. Nhưng nếu dấu vết phải đi bất kỳ khoảng cách nào, thì bạn cần điều chỉnh độ dày của dấu vết khi nó rời khỏi chip. Bạn sẽ chỉ "quạt ra" chiều rộng dấu vết từ chip. Đó là cách tôi luôn thấy nó được thực hiện.

Điều này không giống như các đầu nối của bất kỳ đường truyền. Trở kháng của một phần tử ngắn có thể ít hơn một chút, nhưng nó hơi nhỏ khi so sánh với đường truyền tổng thể.

Thường có dấu vết quá rộng có thể gây ra vấn đề với điện dung của dấu vết. Làm cho dấu vết mỏng hơn sẽ làm giảm điện dung. Tất nhiên có dấu vết mỏng hơn làm rối loạn trở kháng.

Nếu việc xếp chồng PCB được thực hiện khác đi, trong đó lớp tín hiệu gần với mặt phẳng nguồn / gnd hơn, thì dấu vết có thể mỏng hơn trong khi vẫn có trở kháng thích hợp. Trên PCB đa lớp, nó chỉ hoạt động khi tín hiệu cũng ở lớp bên trong - gây khó khăn cho việc có trở kháng VÀ điện dung thích hợp ở lớp ngoài.

Kết quả cuối cùng là tất cả là một sự thỏa hiệp. Tôi thường chạy các tín hiệu đó trên các lớp bên trong với ngăn xếp PCB được tối ưu hóa-- nhưng sau đó giữ các dấu vết mỏng và rất ngắn khi nó phải đi đến một lớp bên ngoài để lấy chip.

Trên PCB 2 lớp, rất khó để có trở kháng thích hợp trên các dấu vết hẹp-- vì vậy tôi thường không bận tâm. Nếu trở kháng là rất quan trọng, tôi sẽ sử dụng ít nhất một lớp PCB 4 lớp.

Bạn có thể định tuyến dấu vết tham chiếu liền kề cùng với tín hiệu của bạn? Tôi đã được thông báo rằng các bộ ba được định tuyến hoặc thậm chí là các phần tử nếu bạn không thể phù hợp với bộ ba, v.v. đôi khi có thể hoạt động trong các tình huống như của bạn nếu bạn không có mặt phẳng gần để tham khảo. Nếu bạn có một cặp diff thì nó có thể giống như một quad, với các tham chiếu / trả về liền kề bên ngoài ở cả hai phía của cặp diff. Cùng một người cố vấn gợi ý rằng một bảng hai lớp nên được coi là hai bảng không liên quan do khoảng cách giữa các lớp và các tham chiếu / trả về được định tuyến là cách để đi nếu không thể có nhiều lớp hơn.

Tôi đã sai về quad cho một cặp diff. Ghi chú của tôi từ các bài thuyết trình có liên quan nói rằng hãy sử dụng bộ ba, với tham chiếu GIỮA hai tín hiệu của cặp diff. Vẫn đang tìm kiếm / chờ đợi tính toán trở kháng theo cách này. Tôi được bảo là anh ấy đang tìm cuốn sách RF / Lò vi sóng nào, anh ấy có một số trong số đó.

Đầu tiên hãy tìm hiểu xem đó có phải là một yêu cầu thực sự không. Trên khoảng cách này phải được giữ đến? Nếu đó là tín hiệu tốc độ cao nghiêm trọng (nhìn vào tốc độ cạnh so với độ dài của dấu vết), bạn có thể cần thực hiện một số mô phỏng. Tài liệu tham khảo của Howard và Johnson trong câu trả lời cho câu hỏi được liên kết của bạn là một nguồn tài nguyên tuyệt vời về loại điều này.

Nếu yêu cầu là có thật, thì hãy tìm ra nhiều khả năng chịu đựng (fab hội đồng của bạn có lẽ chỉ có thể nhận được +/- 10% những gì bạn yêu cầu, vì vậy hãy tính đến điều đó).

EDIT: Nhìn vào phần của bạn mà bạn đã đăng, bạn đang ở trong lãnh thổ "yêu cầu thực sự".

80ps cạnh là khá nhanh! "Tần số đầu gối" tại đó sóng hài bắt đầu giảm xuống nhanh chóng lên đến 6GHz. Giả sử độ trễ lan truyền là khoảng 66% tốc độ ánh sáng, 80ps là 16mm. Nguyên tắc chung là bất cứ điều gì dài hơn 1 / 4-1 / 6 của thời gian chuyển đổi sẽ cần phải được xử lý như một đường truyền, có nghĩa là bất kỳ dấu vết nào dài hơn vài mm!

Tôi ngần ngại thử điều này trên một bảng 2 lớp trên bất kỳ sự khác biệt nào mà không thực hiện một số mô phỏng.

Bạn có thể sẽ phải đi nhiều lớp để đưa mặt phẳng tham chiếu đến gần dấu vết hơn, cho phép các dấu vết mỏng hơn đáp ứng đặc điểm kỹ thuật trở kháng. (EDIT: Như đã chỉ ra trong các nhận xét, bạn có thể thực hiện thành 2 lớp, nhưng sau đó bạn sẽ có một bảng thực sự mỏng!)

Ngoài ra, bạn có thể xây dựng cấu trúc ống dẫn sóng coplanar trên 2 lớp có thể cung cấp trở kháng mà bạn đang tìm kiếm. Hoặc có thể tăng sức đề kháng chấm dứt, có nghĩa là thay đổi trở kháng dấu vết cho phù hợp, có nghĩa là dấu vết mỏng hơn. AppCAD có thể giúp bạn chơi với các tham số cho các tùy chọn này.

Nghe có vẻ vui :)