Tại sao một MOSFET được kích hoạt bởi Vss mà không phải Vgd?

Nhìn kỹ vào sơ đồ này của một loại MOSFET:

(tìm thấy trong ghi chú ứng dụng này )

Chúng ta có thể thấy thiết bị hầu như đối xứng. Điều gì làm cho cổng tham chiếu chính nó đến nguồn chứ không phải cống?

Ngoài ra, tại sao oxit cổng sẽ bị phá vỡ ở 20V Vss chứ không phải 20V Vgd?

(Không phải là một câu hỏi bài tập về nhà. Chỉ tò mò.)

Bởi vì Hình 1 bạn đã đăng đề cập đến một thiết bị 4 thiết bị đầu cuối , không phải thiết bị 3 thiết bị đầu cuối. Nếu bạn nhìn vào biểu tượng sơ đồ trong Hình 1, bạn sẽ lưu ý rằng thiết bị đầu cuối cơ thể là một thiết bị đầu cuối riêng biệt không được kết nối với thiết bị đầu cuối nguồn. MOSFE để bán hầu như luôn luôn là thiết bị 3 cực, nơi nguồn và thân được kết nối với nhau.

Nếu bộ nhớ phục vụ cho tôi đúng (không chắc chắn 100% - dường như được chứng thực bằng bản tin này ), thì trong thiết bị 4 cực không có sự khác biệt giữa nguồn và cống, và đó là điện áp thân cổng xác định trạng thái bật của kênh - với cảnh báo rằng cơ thể được coi là điện áp âm nhất trong mạch đối với thiết bị kênh N hoặc điện áp dương nhất trong mạch đối với thiết bị kênh P.

( chỉnh sửa: tìm thấy tài liệu tham khảo cho vật lý thiết bị MOSFET . Hành vi thoát nguồn vẫn đối xứng, nhưng phụ thuộc vào cả điện áp cổng nguồn và cổng thoát. Trong kênh N, nếu cả hai đều âm, kênh sẽ không dẫn điện. lớn hơn điện áp ngưỡng, khi đó bạn có hành vi bão hòa (dòng không đổi). Nếu cả hai đều lớn hơn điện áp ngưỡng, bạn có hành vi triode (điện trở không đổi). Cơ thể / khối / chất nền vẫn cần phải âm nhất điện áp trong mạch, vì vậy để có được hành vi đảo ngược trong mạch, thân + cống sẽ cần phải được gắn với nhau.

Trong thiết bị kênh P, cực này bị đảo ngược.)

Hãy xem xét kỹ các ký hiệu sơ đồ thông thường cho các MOSFET kênh N và P ( từ Wikipedia ):

và con số Wikipedia về chức năng MOSFET và bạn sẽ thấy kết nối nguồn cơ thể.

Mặt cắt đối xứng như thường được vẽ không hoàn toàn phù hợp với cấu trúc thực tế, nó không đối xứng cao. Trên thực tế, nó trông giống như thế này:

$I_D$$V_{GD}$

Hoạt động của MOSFET đã cho được xác định bằng điện áp trên các điện cực tương ứng của chúng (Drain, Source, Gate, Body).

Theo quy ước trong sách giáo khoa trong NMOS trong số hai điện cực "được kết nối với kênh" (giữa dòng điện trong trường hợp "bình thường"), dòng được kết nối với điện thế thấp hơn được gọi là nguồn và điện cực được kết nối với nguồn cao hơn. Điều ngược lại là đúng với PMOS (nguồn tiềm năng cao hơn, cống tiềm năng thấp hơn).

Sau đó, sử dụng quy ước này, tất cả các phương trình hoặc văn bản mô tả hoạt động của thiết bị được trình bày. Điều này ngụ ý rằng bất cứ khi nào tác giả của văn bản về NMOS nói điều gì đó về (các) nguồn bóng bán dẫn, anh ta nghĩ về điện cực được kết nối với tiềm năng thấp hơn.

Bây giờ, các nhà sản xuất thiết bị có thể sẽ chọn gọi các chân nguồn / cống trong thiết bị của họ dựa trên cấu hình dự định trong đó MOSFET sẽ được đặt trong mạch cuối cùng. Ví dụ, trong pin NMOS thường được kết nối với tiềm năng thấp hơn sẽ được gọi là nguồn.

Vì vậy, điều này để lại hai trường hợp:

A) Thiết bị MOS đối xứng - đây là trường hợp của phần lớn các công nghệ trong đó IC VLSI được sản xuất.

B) Thiết bị MOS không đối xứng (ví dụ vmos) - đây là trường hợp đối với một số (hầu hết?) Thiết bị điện rời rạc

Trong trường hợp của A) - không quan trọng phía nào của bóng bán dẫn được kết nối với tiềm năng cao hơn / thấp hơn. Thiết bị sẽ thực hiện chính xác như nhau trong cả hai trường hợp (và điện cực nào để gọi nguồn và cống nào chỉ là quy ước).

Trong trường hợp B) - vấn đề (rõ ràng) bên nào của thiết bị được kết nối với tiềm năng nào vì thiết bị được tối ưu hóa để hoạt động trong cấu hình nhất định. Điều này có nghĩa là "phương trình" mô tả hoạt động của thiết bị sẽ khác trong trường hợp chân được gọi là "nguồn" được kết nối với điện áp thấp hơn sau đó so với trường hợp được kết nối với mức cao hơn.

Trong ví dụ thiết bị của bạn rất có thể được thiết kế không đối xứng để tối ưu hóa các tham số nhất định. Điện áp hãm "nguồn cổng" được hạ xuống dưới dạng đánh đổi để có thể kiểm soát tốt hơn dòng điện khi điện áp điều khiển được đặt giữa các chân được gọi là cổng và nguồn.

Chỉnh sửa: Vì có khá nhiều ý kiến ​​liên quan đến tính đối xứng của mos, nên đây là trích dẫn từ Behzad Razavi "Thiết kế của các citcuits tích hợp CMOS tương tự" trang 12

Một MOSFET yêu cầu hai thứ để dòng điện chạy: sóng mang điện tích trong kênh và độ dốc điện áp giữa nguồn và cống. Vì vậy, chúng ta có một không gian hành vi ba chiều để xem xét. Đặc tính nguồn thoát nước trông giống như thế này:

Giả sử chúng ta có một bóng bán dẫn nmos, và số lượng lớn và nguồn ở mức 0V. Chúng ta cũng đặt điện áp cống cao, giả sử 5V. Nếu chúng ta quét điện áp cổng, chúng ta sẽ nhận được một cái gì đó trông như thế này:

Để có số lượng đáng kể các sóng mang điện tích trong kênh, chúng ta cần một vùng cạn kiệt kết nối nguồn và cống, và chúng ta cũng cần phải kéo một loạt các sóng mang ra khỏi nguồn. Nếu nguồn và cổng có cùng điện áp, điều này có nghĩa là hầu hết kênh cũng có cùng điện áp với nguồn và các sóng mang cần phải khuếch tán phần lớn đường đi qua bóng bán dẫn trước khi chúng có thể "rơi" vào cống. Nếu điện áp nguồn cổng đủ cao, độ dốc điện áp sẽ có ý nghĩa hơn gần nguồn và các sóng mang sẽ được kéo vào kênh, cho phép dân số cao hơn.

Giá trị 2 xu của tôi: So sánh với người lưỡng cực, tôi biết bạn có thể trao đổi C và E và nó vẫn hoạt động, nhưng với hFE thấp hơn và xếp hạng điện áp khác nhau: VBE thường được phép tối đa khoảng 5 đến 7V; VCB giống như VCE trở lên (ví dụ: bảng dữ liệu BC556 từ Fairchild, chỉ định VCBO, thậm chí còn cao hơn VCEO). Về mặt vật lý có sự khác biệt (lớn) giữa C và E (kích thước, hình dạng và / hoặc pha tạp) giải thích sự bất cân xứng trong các hình. Và tôi cũng đã thấy điều này trong phòng thí nghiệm. Nó xảy ra hết lần này đến lần khác khi ai đó hoán đổi C và E một cách tình cờ và thật ngạc nhiên khi nó vẫn hoạt động nhưng không được tốt lắm.

Sẽ rất thú vị nếu ai đó có được một biểu đồ ID (và RDSon) so với VGD cho (MOSFET kênh N nguồn. Hiện tại không có quyền truy cập phòng thí nghiệm.