Tại sao một MOSFET được kích hoạt bởi Vss mà không phải Vgd?


21

Nhìn kỹ vào sơ đồ này của một loại MOSFET:

nhập mô tả hình ảnh ở đây

(tìm thấy trong ghi chú ứng dụng này )

Chúng ta có thể thấy thiết bị hầu như đối xứng. Điều gì làm cho cổng tham chiếu chính nó đến nguồn chứ không phải cống?

Ngoài ra, tại sao oxit cổng sẽ bị phá vỡ ở 20V Vss chứ không phải 20V Vgd?

(Không phải là một câu hỏi bài tập về nhà. Chỉ tò mò.)


1
Tôi biết rằng hầu hết các JFE thực sự khá đối xứng theo cách bạn mô tả, và thực sự không quan trọng phần cuối được sử dụng làm nguồn và phần nào là cống. Mặc dù vậy, tôi không tích cực nếu điều tương tự áp dụng cho MOSFETS bên. Các MOSFE dọc chứa một diode cơ thể ký sinh và sẽ không hoạt động chính xác khi được kết nối "ngược".
Bitrex

1
@Bitrex Đúng, MOS công suất sẽ không hoạt động bình thường. Nhưng nếu bạn có thể rút ngắn diode nếu kênh nguồn thoát có điện trở đủ thấp và sau đó kênh đang dẫn dòng điện chứ không phải diode. Điều này được sử dụng trong các bộ chỉnh lưu cầu chủ động và trong các thiết bị khác cần chỉnh lưu có kiểm soát. Nhưng bạn bị giới hạn ở khoảng 0,5V ngược trước khi có sự cố xảy ra;).
Thomas O

Nếu bạn đang sử dụng MOSFET như một phần của bộ chỉnh lưu đồng bộ, bạn có thể đặt một diode Schottky song song với diode cơ thể của MOSFET để bảo vệ MOSFET. Các diode cơ thể thường khá yếu.
Mike DeSimone

Câu trả lời:


8

Bởi vì Hình 1 bạn đã đăng đề cập đến một thiết bị 4 thiết bị đầu cuối , không phải thiết bị 3 thiết bị đầu cuối. Nếu bạn nhìn vào biểu tượng sơ đồ trong Hình 1, bạn sẽ lưu ý rằng thiết bị đầu cuối cơ thể là một thiết bị đầu cuối riêng biệt không được kết nối với thiết bị đầu cuối nguồn. MOSFE để bán hầu như luôn luôn là thiết bị 3 cực, nơi nguồn và thân được kết nối với nhau.

Nếu bộ nhớ phục vụ cho tôi đúng (không chắc chắn 100% - dường như được chứng thực bằng bản tin này ), thì trong thiết bị 4 cực không có sự khác biệt giữa nguồn và cống, và đó là điện áp thân cổng xác định trạng thái bật của kênh - với cảnh báo rằng cơ thể được coi là điện áp âm nhất trong mạch đối với thiết bị kênh N hoặc điện áp dương nhất trong mạch đối với thiết bị kênh P.

( chỉnh sửa: tìm thấy tài liệu tham khảo cho vật lý thiết bị MOSFET . Hành vi thoát nguồn vẫn đối xứng, nhưng phụ thuộc vào cả điện áp cổng nguồn và cổng thoát. Trong kênh N, nếu cả hai đều âm, kênh sẽ không dẫn điện. lớn hơn điện áp ngưỡng, khi đó bạn có hành vi bão hòa (dòng không đổi). Nếu cả hai đều lớn hơn điện áp ngưỡng, bạn có hành vi triode (điện trở không đổi). Cơ thể / khối / chất nền vẫn cần phải âm nhất điện áp trong mạch, vì vậy để có được hành vi đảo ngược trong mạch, thân + cống sẽ cần phải được gắn với nhau.

Trong thiết bị kênh P, cực này bị đảo ngược.)

Hãy xem xét kỹ các ký hiệu sơ đồ thông thường cho các MOSFET kênh N và P ( từ Wikipedia ):

kênh n kênh p

và con số Wikipedia về chức năng MOSFET và bạn sẽ thấy kết nối nguồn cơ thể.


Ngay cả trong 4 cực, điện áp nguồn cổng xác định trạng thái của kênh. Vì vậy, những gì bạn đã viết về gate-body là không đúng sự thật. Nguồn - điện áp cơ thể sẽ điều chỉnh điện áp ngưỡng của thiết bị. Ví dụ với NMOS nếu Vs ở trên Vb thì người ta sẽ cần VSS lớn hơn để bật thiết bị (hiệu ứng cơ thể).
mazurnization

@mazurnification: tài liệu tham khảo của bạn ở đâu? và tại sao nó là cổng nguồn chứ không phải cổng cống hay thân cổng? Tôi đã cố gắng tìm tài liệu tham khảo theo cách nào đó và không thể.
Jason S

1
Chỉ cần tìm thấy tài liệu tham khảo này: doe.carleton.ca/~tjs/21-mosfetop.pdf trong đó nêu các trường kênh dựa trên Vgb, không phải Vss (cho đến khi Vsb = 0 tại điểm Vss = Vgb). Vì vậy, tôi sẽ không thay đổi câu trả lời của mình cho đến khi tôi thấy bằng chứng rằng có gì đó đặc biệt về thiết bị đầu cuối nguồn. Tôi sẽ không ngạc nhiên nếu hiệu ứng cơ thể của điện áp ngưỡng điều biến chỉ đúng nếu kết nối cơ thể nguồn là điện áp cố định có trở kháng thấp và nó tương đương với các phương trình điều khiển Vgb.
Jason S

OK, tìm thấy một cái gì đó đề cập đến điện áp cổng nguồn và cổng cống.
Jason S

Chìa khóa là Vgb. Toàn bộ điểm của MOSFET là dành cho điện trường được tạo ra giữa cổng và đế để làm mất cân bằng sự phân bố các hạt mang điện, thay đổi trở kháng của kênh giữa nguồn và cống. Tuy nhiên, vì nguồn và chất nền thường được kết nối với nhau (xem biểu tượng sơ đồ), Vss giống như Vgb. Nếu bạn không muốn kênh giống với chất nền, bạn phải tạo một cấu trúc tốt, trông giống như một diode phân cực ngược từ kênh này sang chất nền. Hãy nhớ rằng bạn có thể tạo các cấu trúc trong IC không khả thi trong các phần riêng biệt.
Mike DeSimone

9

Mặt cắt đối xứng như thường được vẽ không hoàn toàn phù hợp với cấu trúc thực tế, nó không đối xứng cao. Trên thực tế, nó trông giống như thế này:

nhập mô tả hình ảnh ở đây

IDVGD


Bạn có chắc chắn đây không chỉ là một MOS dọc? Là một MOS bên khác nhau?
Thomas O

@Thomas - V-MOSFET trông khác: allaboutcircuits.com/vol_3/chpt_2/10.html . Dù sao, họ rất nhiều asymmetical, vì vậy ngay cả khi hình ảnh trông khác nhau, giải thích vẫn đứng.
stevenvh

Cấu trúc này thường được sử dụng cho các MOSFET rời rạc. Cấu trúc đối xứng thường được sử dụng cho MOSFET trên các mạch tích hợp, vì tất cả chúng không thể chia sẻ một cống.
Mike DeSimone

yep mosfet từ mạch tích hợp rất có thể sẽ hoàn toàn đối xứng
mazurnization

@MikeDeSimone, @mazurnification - Nó sẽ trông khác với các IC, nhưng tôi vẫn không chắc chắn những thứ đó sẽ đối xứng.
stevenvh

3

Hoạt động của MOSFET đã cho được xác định bằng điện áp trên các điện cực tương ứng của chúng (Drain, Source, Gate, Body).

Theo quy ước trong sách giáo khoa trong NMOS trong số hai điện cực "được kết nối với kênh" (giữa dòng điện trong trường hợp "bình thường"), dòng được kết nối với điện thế thấp hơn được gọi là nguồn và điện cực được kết nối với nguồn cao hơn. Điều ngược lại là đúng với PMOS (nguồn tiềm năng cao hơn, cống tiềm năng thấp hơn).

Sau đó, sử dụng quy ước này, tất cả các phương trình hoặc văn bản mô tả hoạt động của thiết bị được trình bày. Điều này ngụ ý rằng bất cứ khi nào tác giả của văn bản về NMOS nói điều gì đó về (các) nguồn bóng bán dẫn, anh ta nghĩ về điện cực được kết nối với tiềm năng thấp hơn.

Bây giờ, các nhà sản xuất thiết bị có thể sẽ chọn gọi các chân nguồn / cống trong thiết bị của họ dựa trên cấu hình dự định trong đó MOSFET sẽ được đặt trong mạch cuối cùng. Ví dụ, trong pin NMOS thường được kết nối với tiềm năng thấp hơn sẽ được gọi là nguồn.

Vì vậy, điều này để lại hai trường hợp:

A) Thiết bị MOS đối xứng - đây là trường hợp của phần lớn các công nghệ trong đó IC VLSI được sản xuất.

B) Thiết bị MOS không đối xứng (ví dụ vmos) - đây là trường hợp đối với một số (hầu hết?) Thiết bị điện rời rạc

Trong trường hợp của A) - không quan trọng phía nào của bóng bán dẫn được kết nối với tiềm năng cao hơn / thấp hơn. Thiết bị sẽ thực hiện chính xác như nhau trong cả hai trường hợp (và điện cực nào để gọi nguồn và cống nào chỉ là quy ước).

Trong trường hợp B) - vấn đề (rõ ràng) bên nào của thiết bị được kết nối với tiềm năng nào vì thiết bị được tối ưu hóa để hoạt động trong cấu hình nhất định. Điều này có nghĩa là "phương trình" mô tả hoạt động của thiết bị sẽ khác trong trường hợp chân được gọi là "nguồn" được kết nối với điện áp thấp hơn sau đó so với trường hợp được kết nối với mức cao hơn.

Trong ví dụ thiết bị của bạn rất có thể được thiết kế không đối xứng để tối ưu hóa các tham số nhất định. Điện áp hãm "nguồn cổng" được hạ xuống dưới dạng đánh đổi để có thể kiểm soát tốt hơn dòng điện khi điện áp điều khiển được đặt giữa các chân được gọi là cổng và nguồn.

Chỉnh sửa: Vì có khá nhiều ý kiến ​​liên quan đến tính đối xứng của mos, nên đây là trích dẫn từ Behzad Razavi "Thiết kế của các citcuits tích hợp CMOS tương tự" trang 12

Trích dẫn


Tôi không chắc chắn các công nghệ mô phỏng đã thay đổi như thế nào trong những năm qua, nhưng theo sự hiểu biết của tôi, từ mười năm trước, nhiều mô phỏng về cơ bản muốn các nút nguồn và cống được dán nhãn để xác định nút nào sẽ được xem là ảnh hưởng đến nút khác. Về cơ bản, nhãn "nguồn" có nghĩa là "nguyên nhân" và "cống" có nghĩa là "hiệu ứng" và mạch phải được đặt ra sao cho nếu cống / hiệu ứng của NFE có đường dẫn xuống đất, thì nguồn / nguyên nhân cũng phải có đường dẫn đến VSS hoặc là "không quan tâm" (tương tự như vậy đối với PFETs và VDD). Nếu một mạch có thể được đặt ra để đáp ứng tiêu chí đó, thì ...
supercat

... Trình mô phỏng có thể cho mỗi pha đồng hồ sắp xếp tất cả các nút theo trình tự sao cho mỗi nút chỉ cần được đánh giá một lần và không có nút nào bị ảnh hưởng bởi nút "xuôi dòng" (cho đến giai đoạn đồng hồ tiếp theo, sẽ có các nút trong một sự sắp xếp khác nhau). Một số mạch sử dụng cổng thông qua sẽ yêu cầu đảo ngược nguồn và thoát nhãn để giúp trình giả lập, nhưng nói chung, các hạn chế về quan hệ nhân quả sẽ khiến việc mô phỏng mạch nhanh hơn so với khả năng khác.
supercat

@supercat - có vài "cấp độ" giả lập. Bắt đầu từ vật lý (ví dụ tcad) trong đó một người thực sự mô phỏng điện trường và từ trường, sau đó là điện (tất cả SPICE như) đến chức năng (verilog, vhdl, verilogA, v.v.). Tất cả bọn họ đã rất tiến bộ 10 năm trước. Cái mà bạn đề cập trông giống như "trình giả lập hướng sự kiện" chức năng (như verilog one) nhưng tôi chưa thấy kỹ thuật như vậy được áp dụng cho các bóng bán dẫn thực tế (cũng có thể được gọi là "gia vị nhanh"). Vấn đề là điện (gia vị) có thể xử lý sự đối xứng của mosfet một cách dễ dàng ...
mazurnization

Chắc chắn có thể mô phỏng các mạch trong đó nguyên nhân và hiệu ứng không tạo thành một biểu đồ chu kỳ có hướng, và sự gia tăng mã lực tính toán trong mười năm qua đã khiến việc mô phỏng hoàn toàn thực tế cho các thiết kế lớn hơn so với mười năm trước. Tuy nhiên, tôi sẽ không ngạc nhiên, nếu các mạch có thể được ánh xạ hiệu ứng nguyên nhân, tuy nhiên, sẽ có thể được mô phỏng nhanh hơn so với các mạch không thể, hoặc nếu thông báo cho một trình giả lập rằng một bóng bán dẫn nhất định chỉ được gọi để truyền dòng điện vào một hướng có thể giúp bắt lỗi ...
supercat

... nơi mà nó kết thúc vượt qua hiện tại theo cách khác. Tất nhiên, với logic tĩnh, các vấn đề như vậy thường sẽ gây ra VDD-VSS ngắn, nhưng trong logic động, nó có thể gây ra sự cố nếu không có VDD-VSS ngắn. Không chắc chắn bao nhiêu logic động vẫn được sử dụng bên ngoài DRAM, mặc dù (có phải vậy không?) Điểm chính của tôi là ghi nhãn nguồn và thoát như một thói quen sẽ có lợi cho ít nhất một số mô phỏng.
năm11

0

Một MOSFET yêu cầu hai thứ để dòng điện chạy: sóng mang điện tích trong kênh và độ dốc điện áp giữa nguồn và cống. Vì vậy, chúng ta có một không gian hành vi ba chiều để xem xét. Đặc tính nguồn thoát nước trông giống như thế này: nhập mô tả hình ảnh ở đây

Giả sử chúng ta có một bóng bán dẫn nmos, và số lượng lớn và nguồn ở mức 0V. Chúng ta cũng đặt điện áp cống cao, giả sử 5V. Nếu chúng ta quét điện áp cổng, chúng ta sẽ nhận được một cái gì đó trông như thế này:

số lượng lớn

Để có số lượng đáng kể các sóng mang điện tích trong kênh, chúng ta cần một vùng cạn kiệt kết nối nguồn và cống, và chúng ta cũng cần phải kéo một loạt các sóng mang ra khỏi nguồn. Nếu nguồn và cổng có cùng điện áp, điều này có nghĩa là hầu hết kênh cũng có cùng điện áp với nguồn và các sóng mang cần phải khuếch tán phần lớn đường đi qua bóng bán dẫn trước khi chúng có thể "rơi" vào cống. Nếu điện áp nguồn cổng đủ cao, độ dốc điện áp sẽ có ý nghĩa hơn gần nguồn và các sóng mang sẽ được kéo vào kênh, cho phép dân số cao hơn.


Điều này giải thích lý thuyết vận hành MOSFET, nhưng không nói gì về tính đối xứng có thể và không trả lời câu hỏi của Thomas nếu nguồn và cống có thể thay thế cho nhau.
stevenvh

0

Giá trị 2 xu của tôi: So sánh với người lưỡng cực, tôi biết bạn có thể trao đổi C và E và nó vẫn hoạt động, nhưng với hFE thấp hơn và xếp hạng điện áp khác nhau: VBE thường được phép tối đa khoảng 5 đến 7V; VCB giống như VCE trở lên (ví dụ: bảng dữ liệu BC556 từ Fairchild, chỉ định VCBO, thậm chí còn cao hơn VCEO). Về mặt vật lý có sự khác biệt (lớn) giữa C và E (kích thước, hình dạng và / hoặc pha tạp) giải thích sự bất cân xứng trong các hình. Và tôi cũng đã thấy điều này trong phòng thí nghiệm. Nó xảy ra hết lần này đến lần khác khi ai đó hoán đổi C và E một cách tình cờ và thật ngạc nhiên khi nó vẫn hoạt động nhưng không được tốt lắm.

Sẽ rất thú vị nếu ai đó có được một biểu đồ ID (và RDSon) so với VGD cho (MOSFET kênh N nguồn. Hiện tại không có quyền truy cập phòng thí nghiệm.

Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.