Độ dày đồng PCB cao: những cạm bẫy là gì?

Chúng tôi cần phải mang dòng điện cao trên PCB (~ 30Amps duy trì), vì vậy chúng tôi có khả năng đặt hàng PCB của chúng tôi với độ dày đồng cao. Cho đến nay, chúng tôi chỉ sử dụng 35 micron (1 oz) trong các thiết kế của chúng tôi, vì vậy "độ dày cao" đối với chúng tôi có nghĩa là, 70 (2 oz) hoặc 105 (3 oz).

Chúng tôi không biết những điều cần chú ý với độ dày đồng. Chúng tôi đánh giá cao bất kỳ kinh nghiệm. Vì đây là một chủ đề rất rộng, tôi sẽ tiếp tục và đặt câu hỏi cụ thể:

1. Dường như đối với nhiều nhà sản xuất, 105 micron là cao như nó được. Là chính xác hoặc có độ dày cao hơn có thể?

2. Đồng ở các lớp bên trong có thể dày như đồng ở đầu và cuối bảng không?

3. Nếu tôi đang đẩy dòng điện qua một số lớp bảng, có cần thiết hoặc được ưu tiên (hoặc thậm chí có thể không?) Để phân phối dòng điện càng đều càng tốt trong suốt các lớp?

4. Về các quy tắc IPC liên quan đến độ rộng dấu vết: Chúng có giữ được trong cuộc sống thực không? Để tăng 30 Amps và tăng nhiệt độ 10 độ, nếu tôi đọc chính xác biểu đồ, tôi cần khoảng 11mm chiều rộng theo dõi ở lớp trên cùng hoặc dưới cùng.

5. Khi kết nối nhiều lớp dấu vết dòng điện cao, cách nào tốt hơn: Đặt một mảng hoặc lưới vias gần với nguồn hiện tại hoặc đặt vias trong suốt dấu vết dòng cao?

Tôi đến trễ trò chơi, nhưng tôi sẽ thử.

1- Dường như đối với nhiều nhà sản xuất, 105 micron cao bằng mức của nó. Là chính xác hoặc có độ dày cao hơn có thể?

Một số cửa hàng fab có thể tấm lên các lớp nội bộ. Sự đánh đổi thường là dung sai lớn hơn trong độ dày tổng thể của bảng, ví dụ 20% thay vì 10%, chi phí cao hơn và ngày xuất xưởng muộn hơn.

2- Đồng ở các lớp bên trong có thể dày như đồng ở đầu và cuối bảng không?

Có, mặc dù các lớp bên trong không tản nhiệt cũng như các lớp bên ngoài và nếu bạn đang sử dụng điều khiển trở kháng, chúng có nhiều khả năng là các đường kẻ sọc hơn microstrips (tức là sử dụng hai mặt phẳng tham chiếu thay vì một). Đường dây khó hơn để có trở kháng mục tiêu; microstrips trên các lớp bên ngoài chỉ có thể được mạ lên cho đến khi trở kháng đủ gần, nhưng bạn không thể làm điều đó với các lớp bên trong sau khi các lớp được ghép lại với nhau.

3- Nếu tôi đang đẩy dòng điện qua một số lớp bảng, có cần thiết hoặc được ưu tiên (hoặc thậm chí có thể không?) Để phân phối dòng điện càng nhiều càng tốt trong suốt các lớp?

Vâng, nó được ưa thích, nhưng nó cũng khó khăn. Thông thường, điều này chỉ được thực hiện với các mặt phẳng mặt đất, bằng cách khâu vias và bắt buộc các lỗ và vias kết nối với tất cả các mặt phẳng của cùng một mạng.

4- Về các quy tắc IPC về độ rộng dấu vết: Chúng có giữ được trong cuộc sống thực không? Để tăng 30 Amps và tăng nhiệt độ 10 độ, nếu tôi đọc chính xác biểu đồ, tôi cần khoảng 11mm chiều rộng theo dõi ở lớp trên cùng hoặc dưới cùng.

Tiêu chuẩn IPC mới về công suất hiện tại (IPC-2152) giữ vững trong cuộc sống thực. Tuy nhiên, đừng bao giờ quên rằng tiêu chuẩn không tính đến các dấu vết gần đó cũng tạo ra lượng nhiệt tương đương. Cuối cùng, hãy chắc chắn kiểm tra giảm điện áp trên dấu vết của bạn để đảm bảo chúng được chấp nhận.

Ngoài ra, tiêu chuẩn không tính đến việc tăng sức đề kháng do hiệu ứng da đối với các mạch tần số cao (ví dụ: mạch điện chuyển mạch). Độ sâu da cho 1 MHz là độ dày khoảng 2 oz. (70 đỉnh) đồng. 10 MHz là ít hơn 1/2 oz. đồng. Cả hai mặt của đồng chỉ được sử dụng nếu dòng trở lại đang chảy trong các lớp song song ở cả hai mặt của lớp được đề cập, thường không phải là trường hợp. Nói cách khác, dòng điện thích phía đối diện với đường đi của dòng trở về tương ứng (thường là mặt phẳng mặt đất).

5- Khi kết nối nhiều lớp dấu vết dòng cao, cách nào tốt hơn: Đặt một mảng hoặc lưới vias gần với nguồn hiện tại hoặc đặt vias trong suốt dấu vết dòng cao?

Tốt nhất (và thường dễ dàng hơn từ quan điểm thực tế) để truyền bá các khâu vias ra. Ngoài ra, có một điều quan trọng cần ghi nhớ: độ tự cảm lẫn nhau. Nếu bạn đặt các vias mang dòng điện chạy cùng hướng quá gần nhau, sẽ có độ tự cảm lẫn nhau giữa chúng, làm tăng tổng độ tự cảm của vias (có thể tạo ra một lưới vias 4 x 4 trông giống như một tụ điện tách rời 2x2 hoặc 1x2 tần số). Nguyên tắc chung là giữ cho các vias này ít nhất một độ dày bảng với nhau (dễ dàng hơn) hoặc ít nhất gấp đôi khoảng cách giữa các mặt phẳng mà vias đang kết nối (nhiều toán học hơn).

Cuối cùng, vẫn là khôn ngoan để giữ cho lớp xếp chồng lên nhau đối xứng để ngăn ngừa cong vênh bảng. Một số cửa hàng fab có thể sẵn sàng nỗ lực hết sức để chống lại sự cong vênh từ một chồng lên không đối xứng, thường là bằng cách tăng thời gian và chi phí dẫn đầu vì họ phải mất một vài lần thử để có được nó ngay lập tức.

$\mu$$^2$

Đây có phải là DC hiện tại không? Với dòng điện xoay chiều bạn có thể bị giới hạn bởi hiệu ứng da.

$\mu$

Tôi nghĩ rằng Gotcha bất ngờ số 1 có thể là: Những người tiếp thị fab PCB quảng cáo rằng họ có thể tạo ra chiều rộng dấu vết / khoảng cách rất chặt chẽ, và cũng quảng cáo rằng họ có thể đồng dày 35, 71 và 105 um (thường được gọi là 1, 2, và 3 ounce đồng), nhưng họ không thể làm cả hai trên cùng một bảng. Nếu bạn muốn đồng dày hơn, bạn phải đặt dấu vết không gian cách xa hơn so với bạn có thể được sử dụng để trên PCB điển hình hơn.

1. Bạn luôn có thể gọi fab PCB và hỏi xem họ có thể xử lý đồng dày hơn không. Nhưng hãy chắc chắn và hỏi cái đó sẽ có giá bao nhiêu. Ngay cả khi họ có thể làm cho đồng dày hơn, bạn có thể không muốn trả cho bộ cộng chi phí.

2. Đồng ở 2 lớp ngoài luôn dày hơn các lớp bên trong. Các tấm PCB thường mua các tấm phủ đồng "trống" với độ dày 17,5 um hoặc 35 um, khắc chúng và thêm các miếng đệm giữa chúng và dán chúng lại với nhau, vì vậy đó là độ dày của mỗi lớp bên trong. Sau đó, họ khoan lỗ và ném PCB vào bể mạ, nơi phát triển một lớp đồng ở mỗi lỗ và trên các lớp bên ngoài. Kết quả là tất cả các lớp bên trong có cùng độ dày và cả hai lớp bên ngoài có cùng độ dày, dày hơn các lớp bên trong.

3. Khi đẩy dòng điện cao, bạn thường muốn các dấu vết rộng, ngắn để giảm điện trở và do đó nhiệt I2R được tạo ra trong các dấu vết đó. Nếu bạn có 2 dấu vết không bằng nhau trên các lớp khác nhau "song song", việc giảm độ rộng của bất kỳ phần nào của dấu vết sẽ làm tăng sức cản và do đó nhiệt I2R được tạo ra, làm cho mọi thứ trở nên tồi tệ hơn - không thành vấn đề nếu bạn làm cho bảng cân bằng hơn bằng cách giảm chiều rộng của dấu vết rộng hơn hoặc mất cân bằng hơn bằng cách giảm chiều rộng của dấu vết hẹp hơn.

5- Khi kết nối nhiều lớp dấu vết dòng cao, cách nào tốt hơn: Đặt một mảng hoặc lưới vias gần với nguồn hiện tại hoặc đặt vias trong suốt dấu vết dòng cao?

Tôi nghi ngờ rằng việc đặt mảng gần với nguồn hiện tại sẽ cho điện trở ròng thấp hơn.

"Có bất kỳ vấn đề nào khi có trọng lượng đồng không đối xứng không? Ví dụ: 35 um trên lớp 1-4 và 70 um trên lớp 5 và 6?"

Fabs PCB sớm có vấn đề trừ khi các lớp được "cân bằng". Hiểu biết của tôi là fabs PCB hiện đại không còn có những vấn đề đó, vì vậy về nguyên tắc mọi người có thể tạo ra PCB không cân bằng. Nhưng hầu hết mọi người không bận tâm - các lớp bên trong mỏng tiêu chuẩn, lớp ngoài dày, với 2 độ dày riêng biệt, thường là đủ cho hầu hết các bảng.

Nguồn tốt nhất cho nhiều câu hỏi này là nhà cung cấp PCB mà bạn đã chọn. Các nhà cung cấp PCB khác nhau vượt trội ở các loại bảng khác nhau: một số là tuyệt vời ở tốc độ cao, dung sai chặt chẽ; những người khác là tốt ở các ứng dụng năng lượng cao. Hầu hết sẽ làm bất cứ điều gì bạn yêu cầu, nhưng có thể có một mức giá cao.

Bạn đã không đề cập đến việc dòng điện cao sẽ ở điện áp cao. Nếu vậy thì bạn sẽ có thêm các yêu cầu về trang web / giải phóng mặt bằng để đáp ứng các yêu cầu an toàn sản phẩm.

1. Có vẻ như đối với nhiều nhà sản xuất, 105 micron là cao như nó được. Là chính xác hoặc có độ dày cao hơn có thể?

Có một số lượng nhỏ hơn các nhà hội đồng quản trị có thể làm nhiều hơn 3oz. Nhưng nếu bạn thiết kế bảng của mình theo cách đó, bạn có thể bị mắc kẹt khi sử dụng chúng mãi mãi vì sẽ không có nhiều lựa chọn khác. Tôi sẽ gắn bó với 3oz nhiều nhất.

Rất nhiều nhà hội đồng quản trị có thể làm đồng 3oz. Nhưng hãy nhớ rằng nhiều nhà hội đồng quản trị không giữ nguyên liệu đồng 3oz trong kho. Vì vậy, nếu bạn sử dụng nó, bạn có thể phải đợi thêm một hoặc hai tuần để họ đặt mua nguyên liệu. Điều này thường không phải là vấn đề quá lớn trong kinh nghiệm của tôi miễn là bạn lên kế hoạch cho nó trong lịch trình dự án của bạn.

2.Can đồng ở các lớp bên trong có dày như đồng ở đầu và cuối bảng không?

Nó thường ngược lại.

Nếu bạn định đặt bất kỳ thành phần SMD nào lên bảng thì có khả năng các lớp bên ngoài của bạn sẽ vẫn là 1oz và một số lớp bên trong sẽ là 3oz.

3.Nếu tôi đang đẩy dòng điện qua một số lớp bảng, có cần thiết hoặc được ưu tiên (hoặc thậm chí có thể không?) Để phân phối dòng điện càng nhiều càng tốt trong suốt các lớp?

Nó được ưa thích và có thể phân phối dòng điện bằng nhau giữa các lớp, nhưng không có yêu cầu.

Các tính toán dễ dàng hơn rất nhiều khi mọi lớp đều giống nhau.

Cách tốt nhất để làm điều đó là đảm bảo rằng các hình dạng carying hiện tại trên tất cả các lớp là giống hệt nhau. Ngoài ra, tất cả các lớp phải được gắn với nhau tại nguồn và đích, hoặc bằng lưới vias, lỗ xuyên qua hoặc cả hai.

Nhưng nếu bạn có không gian trên một số lớp khác thì bằng mọi cách hãy sử dụng thêm đồng, nó sẽ chỉ làm giảm nhiệt.

4. Về các quy tắc IPC về độ rộng dấu vết: Chúng có giữ được trong cuộc sống thực không? Để tăng 30 Amps và tăng nhiệt độ 10 độ, nếu tôi đọc chính xác biểu đồ, tôi cần khoảng 11mm chiều rộng theo dõi ở lớp trên cùng hoặc dưới cùng.

Tôi đã sử dụng các khuyến nghị IPC cho chiều rộng theo dõi mà không có vấn đề. Nhưng nếu bạn có dòng điện cao trên nhiều lớp, dự kiến ​​nhiệt độ tăng sẽ cao hơn đối với một lượng đồng nhất định (vì vậy hãy sử dụng nhiều đồng hơn nếu bạn có không gian).

Cũng giá trị của nó ước tính kháng kháng vết. Nếu công cụ cad của bạn có thể làm điều này thì tuyệt vời, nếu không thể, bạn chỉ có thể ước tính số lượng "hình vuông" đồng từ đầu này sang đầu kia. Điện trở thường là 0,5m Ohms mỗi ô vuông ở mức 1oz hoặc 166u Ohms mỗi ô vuông ở mức 3oz. Sử dụng dòng điện và điện trở tính toán công suất theo dõi. Kiểm tra xem công suất có vẻ rasonable trước khi tiếp tục.

Cũng đừng quên công suất được tạo ra bởi các tiếp điểm kết nối, crps, mối hàn, v.v ... Những thứ đó cộng lại khi xử lý dòng điện cao.

5.Khi kết nối nhiều lớp dấu vết dòng điện cao, cách nào tốt hơn: Đặt một mảng hoặc lưới vias gần với nguồn hiện tại hoặc đặt vias trong suốt dấu vết dòng cao?

Nó phụ thuộc vào việc nguồn và đích của bạn là bề mặt gắn kết hoặc thông qua lỗ.

Nếu thông qua lỗ thì lỗ mạ đã liên kết tất cả các lớp lại với nhau để có thể không cần thêm vias.

Bạn muốn dòng điện ở càng nhiều lớp càng tốt cho tuyến đường càng nhiều càng tốt. Vì vậy, đối với các miếng đệm SM nên có vias gần nguồn và đích. Lý tưởng nhất là bạn sẽ đặt vias đầy ngay trong pad vì nếu không bạn sẽ chạy tất cả dòng điện của mình trên chỉ một lớp bên ngoài cho đến khi bạn đạt được vias đầu tiên.

Đặt bất kỳ vias nào khỏi nguồn và đích có nghĩa là một số dòng điện sẽ chảy trên ít lớp hơn cho một phần của tuyến đường. Nếu bạn đặt vias đều dọc theo toàn bộ con đường thì có khả năng phần lớn dòng điện sẽ đi qua một vài vias đầu tiên (có thể làm nóng chúng lên rất nhiều) và sau đó ít dòng điện sẽ đi qua các vias ở xa hơn. Do đó, bạn sẽ không sử dụng rất hiệu quả trong số những vias đó và bạn sẽ cần nhiều vias hơn với phương pháp này. Vì vias lấy đi từ không gian định tuyến, nó có thể làm tăng kích thước của bảng của bạn.