SMPS PCB phê bình thiết kế

Phiên bản cũ nhất của bài viết này có thể được xem qua liên kết này .

Đây là bố trí được thiết kế lại của tôi. Quan điểm của bạn một lần nữa là gì?

Thiết kế bộ điều chỉnh Buck 10-32V đến 5V 1.2A SMPS. IC là IFX91041 từ infineon.

Dưới đây là sơ đồ và bố cục: http://www.mediafire.com/?69e66eje7vda1

(Tôi đã được cấp diện tích 45 cm² (~ 6,98 inch²) cho cả 5v 1.2A và 35V 4A.)

Tôi đồng ý với các câu trả lời khác ở đây nhưng chỉ nghĩ rằng điều này có thể giúp:

Tôi đã vẽ 2 vòng tần số chuyển đổi cao / hiện tại đáng quan tâm nhất trong thiết kế này.

Màu xanh lá cây hiển thị vòng lặp hiện tại đầu vào với các nắp tách rời C7 / C18 tìm nguồn cung ứng hầu hết các dòng tần số cao cần thiết. Vòng lặp này rất lớn do thiết kế mặt đất kém.

Màu vàng cho thấy vòng lặp đầu ra hiện tại, nó cũng rất lớn.

Có lẽ điều đáng quan tâm nhất là các dòng trở về từ cả đầu vào và đầu ra đến bộ điều chỉnh đều có chung một đường trở về mặt đất thông qua dấu vết hẹp để lại C17.

Mục tiêu cuối cùng của bạn ở đây là giảm thiểu diện tích vòng lặp của cả hai vòng lặp này. Khi làm như vậy, hãy nhớ rằng các dòng điện tần số cao, những dòng có liên quan đến EMI, sẽ đi theo con đường có độ tự cảm ít nhất đối với mặt đất, chứ không phải là đường đi của điện trở nhỏ nhất.

Ví dụ, tôi đã vẽ các đường dẫn này hơi rộng để rõ ràng nhưng trong thực tế, các thành phần tần số cao của đường trở về mặt đất cho dòng điện đầu ra (màu vàng) sẽ cố gắng di chuyển trực tiếp dưới đường dẫn hiện tại nếu có thể. Nó có nhiều khả năng cúi xuống dưới L2 trên đường trở về.

EDIT: Cập nhật cho mặt phẳng đầy đủ.

Dưới đây là bản vẽ cập nhật các vòng lặp hiện tại cho bố cục mới của bạn:

Điều này tốt hơn nhiều, trả về mặt đất được phân tách rõ ràng nhưng nội dung tần số cao sẽ di chuyển dọc theo mặt phẳng mặt đất càng gần trực tiếp dưới dấu vết điện càng tốt. Tôi đã thêm đường dẫn phản hồi màu hồng và màu nhạt hơn biểu thị dòng điện di chuyển trên mặt phẳng mặt đất.

Một vài lưu ý:

• Các con đường vẫn còn dài hơn nhiều so với họ cần phải có. Vòng phản hồi đặc biệt khá dài và sẽ di chuyển theo dòng điện đầu vào. Đầu vào này có trở kháng cao, do đó, bất kỳ khớp nối quy nạp nào trên dấu vết này sẽ có tác động tương đối lớn đến độ chính xác quy định của bạn. Bạn thực hiện chéo ở gần 90 độ làm giảm khớp nối nhưng dòng điện mặt đất thì không và là một vấn đề vì những lý do khác (xem bên dưới).

• Dấu vết công suất đầu vào vượt qua một phân chia trong mặt phẳng mặt đất nơi dấu vết cho vòng phản hồi chạy. Không bao giờ, bao giờ, vượt qua một phân chia trên mặt đất hoặc mặt phẳng điện trên một lớp liền kề với một dấu vết có bất kỳ cơ hội mang tần số cao (có nghĩa là bất kỳ dấu vết nào thực sự). Điều này tạo ra một vòng lặp bức xạ như được chỉ ra bởi đường dẫn trở lại màu xanh nhạt. Kết quả cuối cùng là một vấn đề EMI lớn.

• Tôi không biết liệu đó có phải là kết quả của việc xuất sang pdf hay không nhưng dường như bạn có rất nhiều vias sẽ có vấn đề về giải phóng mặt bằng. Chúng quá gần nhau và quá gần với các miếng đệm thành phần. Ngay cả với mặt nạ hàn trên vias, khe hở mặt nạ hàn trên miếng đệm có vẻ như nó sẽ làm lộ ra một số vias gây ra vấn đề hàn nếu bạn sử dụng hàn lại. Ví dụ, các vias gần D1 gần như chắc chắn sẽ bị lộ và khi bảng được phản xạ lại thông qua sẽ hút tất cả các vật hàn ra khỏi miếng đệm để lại D1 hoặc không được hàn hoặc hàn rất kém.

• Một số vias cũng không xuất hiện trên cả hai lớp, chẳng hạn như các lớp dưới U1.

Tôi sẽ làm gì:

Thiết lập kiểm tra quy tắc thiết kế phần mềm thiết kế PCB của bạn với bất kỳ thông quan nào được yêu cầu bởi nhà chế tạo PCB của bạn. Điều này sẽ cảnh báo bạn về các vấn đề với các vấn đề giải phóng mặt bằng thông qua, thông qua pad và qua hàn.

Xé thiết kế và bắt đầu mới với vị trí thành phần biết rằng bây giờ bạn có một mặt phẳng vững chắc. Tập trung vào việc giảm thiểu độ dài của các đường dẫn quan trọng và sử dụng càng nhiều đồng càng tốt cho các đường dẫn này (thanh vòng lặp phản hồi, dòng điện thấp). Nếu không gian / bố trí cho phép, việc đổ đất lên bề mặt không phải là ý tưởng tồi, chỉ cần đảm bảo bạn có thể thực hiện đúng cách. (không có đồng mồ côi, kết hợp tốt với mặt phẳng mặt đất)

Chỉnh sửa 2:

Không chắc chắn nếu bạn đã có cái này rồi nhưng đây là ghi chú thiết kế / ứng dụng tham khảo từ infineon cho bảng 2 lớp sử dụng mặt phẳng đất ở phía dưới. Họ sử dụng một dấu vết FB khá dài nhưng giữ cho nó rõ ràng về các vòng lặp nguy hiểm.

Có hai vòng chuyển mạch hiện tại cao trong điều này (và hầu hết các thiết kế SMPS khác) mà bạn cần quan tâm để có đủ hiệu quả và độ ồn EMI thấp.

1. Pin8 - C9 - GND

   Vòng lặp này sẽ phải bao gồm năng lượng đầu vào của bạn.

   Để giữ cho vòng lặp nhỏ hơn, hãy kết nối các tụ điện với mặt đất của bộ điều chỉnh của bạn, chỉ cần xoay C9 90 ° CCW.

   Thứ tôi thiếu trong thiết kế của bạn là một số tụ điện nhỏ nhưng nhanh, như tụ gốm 100-220nF. Kết nối nó rất gần với IC điều chỉnh.

2. Chân 6 - L2 - C13

   Đây sẽ là vòng lặp đầu ra của bạn.

   Di chuyển C13 và C17 xuống dưới cùng, kết nối căn cứ của chúng với nền tảng của IC (sử dụng một hình đa giác lớn đẹp cho điều đó.

   Thêm một tụ gốm nhỏ một lần nữa.

   Xoay L2 180 ° tạo một kết nối lớn đẹp (một lần nữa, điền vào đa giác sẽ là tốt nhất) đến C13, C17 và IC.

   Xoay D2 90 ° và đặt nó giữa L2 và IC., Kết nối nó với đa giác và Groundtab.

Nói chung:

1. Sử dụng dấu vết WIDE hoặc điền đa giác cho tất cả các dấu vết có dòng chuyển mạch cao.
2. Sử dụng một mặt đất nếu có thể, nó sẽ giảm tiếng ồn và cũng sẽ giúp dẫn nhiệt ra khỏi IC của bạn.

Tôi sẽ sử dụng phiên bản điện áp đầu ra có thể điều chỉnh của phần chứ không phải là phần 5v. Nhưng ngay cả khi phiên bản 5v được sử dụng, bạn nên bao gồm bộ chia điện áp phản hồi (chỉ cần sử dụng điện trở 0 ohm cho phía cao và không cài đặt điện trở phía thấp). Điều này sẽ giúp bạn linh hoạt hơn trong thời gian dài, chỉ trong trường hợp bạn cần một điện áp khác.

Nói chung, dấu vết của bạn không đủ rộng. Quan trọng nhất sẽ là dấu vết từ C9 đến U1.7-8, mọi thứ được kết nối với U1.6, L2 đến C17 / C13 và GND giữa U1 và mọi nơi. Đây là những lưới sẽ có rất nhiều dòng chuyển đổi và bạn muốn chắc chắn rằng chúng ngắn và rộng.

U1 có thể làm tiêu tan một chút sức nóng và kết nối bạn có với bảng GND ở phía dưới của bộ phận sẽ không đủ. Bạn nên tăng kích thước của mặt phẳng GND ở phía trên cùng của PCB. Thực hiện việc này bằng cách di chuyển R1 & C1 để mặt phẳng GND có thể mở rộng ra từ bên dưới chip.

Thật khó để nói, nhưng tôi không nghĩ rằng bạn có GND được kết nối giữa nửa trên và nửa dưới của mạch. Bạn thực sự chỉ nên có một mặt phẳng vững chắc dưới toàn bộ PCB và không cố làm bất cứ điều gì lạ mắt để cô lập các phần khác nhau. (Ngoại lệ: bạn vẫn muốn mặt phẳng GND làm mát U1, chỉ cần sử dụng vias để buộc mặt phẳng đó vào mặt phẳng GND tổng thể.)

Kết luận: Dấu vết dày hơn, làm mát tốt hơn, nhiều GND.

Chỉnh sửa: Đây là nhận xét của tôi cho Rev B ...

Đáy phải là một mặt phẳng GND hoàn chỉnh. Không chia làm hai nửa. Điều này là rất quan trọng và không nên bỏ qua.

Khi có thể, đừng có dấu vết GND trên lớp trên cùng - đó là những gì máy bay GND dành cho. Điều này đặc biệt đúng với GND giữa J1, D1 và C17.

Ngoài ra, dấu vết GND đến C8 làm cho nắp đó hoàn toàn vô dụng. Các điện cảm dấu vết sẽ là rất lớn. Thay vào đó, sử dụng một vài vias vào mặt phẳng GND trực tiếp ở nắp. C8 có lẽ nên được đặt bên cạnh C9.

Các dấu vết liên kết nửa trên và dưới của mạch quá mỏng. Nhân đôi hoặc nhân ba chúng. Hoặc tốt hơn nữa, sử dụng một mặt phẳng đồng / hình dạng / điền / bất cứ điều gì.

Dấu vết đơn ở phía dưới (từ C17 đến U1) nên được định tuyến lại để nó chủ yếu nằm trên đỉnh PCB. Điều này sẽ giúp giữ cho mặt phẳng GND ở phía dưới nguyên vẹn hơn và ít có khả năng làm điều xấu.

Thật khó để nói từ hình ảnh của bạn, nhưng bạn có thể cần thêm vias từ pad / mặt phẳng GND trên U1 đến mặt phẳng GND ở lớp dưới cùng. Lấy thêm nhiệt cho lớp dưới cùng là tốt.

Mặt phẳng GND trên lớp trên cùng được kết nối với D2 và đi theo L2 cần nhiều vias hơn đến mặt phẳng GND ở dưới cùng của PCB. Đặt ít nhất 2 vias dưới L2 và có thể một phần ba ở góc dưới bên phải.