Kết nối cổng logic không sử dụng


7

Các cổng logic như AND, OR, KHÔNG, vv thường được đóng gói dưới dạng các mảng trong IC. Đôi khi không phải tất cả các cổng được sử dụng trong một dự án. Tôi muốn biết các cổng không sử dụng còn lại nên được kết nối như thế nào để đạt được ảnh hưởng tối thiểu đến hệ thống (tiêu thụ năng lượng, nhiễu) dựa trên công nghệ nào (CMOS, TTL, ...) được sử dụng.

Ứng dụng của tôi sử dụng biến tần hex dựa trên CMOS (CD4069) và tài liệu này không cung cấp thông tin này.

Lưu ý: Đây không phải là về một số đầu vào cho một cổng logic duy nhất. Trong trường hợp này, kết nối của các chân không được sử dụng sẽ là hệ quả của việc giữ cho cổng hoạt động.

Câu trả lời:


7

Giống như những người khác đã nói (tôi sẽ chỉ phức tạp hơn một chút), các chân đầu vào CMOS không được sử dụng không bao giờ được kết nối, bởi vì chúng có xu hướng nổi về phía khu vực nguy hiểm nằm ở giữa VDD và GND. Chân đầu vào luôn được kết nối với các cổng MOS bổ sung khác và các tham số quy trình thường được tối ưu hóa cho hiệu suất sao cho cả phía cao và phía thấp sẽ bắt đầu tiến hành sớm hơn một chút so với điểm chính xác. Vì vậy, trong "khu vực màu xám trung bình" này, cả FET bên cao và bên thấp sẽ dẫn điện, dẫn đến mức tiêu thụ hiện tại hoặc trong một số trường hợp, thậm chí dao động nếu tìm thấy đường phản hồi tích cực ở đâu đó.

Trường hợp dễ nhất và trường hợp ổn định nhất về điện là kết nối tất cả các đầu vào CMOS không sử dụng với mặt đất. Nhưng trong vi điều khiển, điều này có thể hơi nguy hiểm, bởi vì phần mềm có thể sử dụng chân làm đầu vào hoặc đầu ra. Một bản cập nhật phần mềm sau đó có thể tạo ra một đầu ra từ một pin mà trước đây không được sử dụng. Trong trường hợp này, tùy chọn an toàn nhất là sử dụng các điện trở kéo xuống riêng biệt cho mỗi pin. Nếu điều đó quá tốn kém do số lượng điện trở và không gian PCB cần thiết, bạn cũng có thể kết nối một nhóm các chân liền kề với nhau và kéo chúng xuống thấp bằng một điện trở kéo xuống. Trong trường hợp đó, mức tiêu thụ thêm hiện tại gây ra bởi sự thay đổi phần mềm bất ngờ thường không phải là vấn đề lớn.

Trong trường hợp cụ thể của bạn về việc sử dụng biến tần hex, vẫn có một khả năng khác, thường được sử dụng. Bạn có thể kết nối các đầu vào và đầu ra biến tần không sử dụng cùng với một số biến tần, được sử dụng trong hệ thống: kết nối song song một số bộ biến tần. Điều này thường được thực hiện để tăng khả năng điều khiển và do đó tốc độ của biến tần, đặc biệt là khi lái các tải cổng MOSFET lớn.


6

Đối với CMOS, buộc các đầu vào cao hoặc thấp. Đừng để chúng nổi vì khi đó chúng sẽ ở trạng thái không xác định và dễ bị ảnh hưởng bên ngoài và có thể gây ra tiêu thụ hoặc dao động hiện tại cao. Không nên tạo ra bất kỳ sự khác biệt đáng kể nào cho dù bạn buộc chúng cao hay thấp cho cổng logic tiêu chuẩn, miễn là chúng được buộc ở đâu đó. Đối với TTL, buộc chúng cao hoặc để chúng nổi. Để các đầu ra bị ngắt kết nối.


3

Thông thường, bạn muốn kết nối các đầu vào cổng logic không sử dụng với VSS hoặc VDD.

Trong trường hợp của bạn, đây chính xác là những gì bạn muốn làm và vì đó là một biến tần nên sự lựa chọn ở đây không thực sự quan trọng.

Các tài liệu bạn có thực hiện cung cấp thông tin này (hình 17, trang 3-182).


Bạn nói đúng, bằng cách nào đó tôi hoàn toàn bỏ lỡ phần mô tả trong Hình 17 ...
Grebu
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.