Khi nào thì một FPGA được ưa thích thay vì CPLD và ngược lại?

Tôi đang bắt đầu với logic lập trình, và tôi chủ yếu sử dụng sơ đồ. (Này, tôi thích xem sơ đồ thay vì VHDL / ĐỘNG TỪ: P)

Tôi đã sử dụng CPLD Xilinx ban đầu có 128 macrocell và thiết kế có một bus dữ liệu và sử dụng bộ đệm ba trạng thái được sử dụng rộng rãi. Hóa ra nó không phù hợp với CPLD, và bước tiếp theo trên digikey là một Xilinx FPGA (5,80 đô la), vì vậy tôi đã tìm ra tất cả những gì tôi phải làm là thay đổi thiết bị thành FPGA trong ISE. Rõ ràng bộ đệm trạng thái Tri không tồn tại trên một đồ họa có nghĩa là tôi phải thiết kế lại rất nhiều. Ngoài ra, một trong những lý do chính mà tôi muốn sử dụng một FPGA là bởi vì FPGA có thể được lập trình bằng đèn flash SPI thay vì JTAG. (Tôi không có bất kỳ lập trình viên JTAG nào, nhưng tôi có MCU để lập trình flash SPI) Có MachXO2 trên digikey với giá tương tự nhưng với 640 macrocell, mà tôi nghĩ là quá đủ, chưa kể rằng nó có thể được lập trình sử dụng flash SPI và có thể có bộ đệm trạng thái Tri.

Vì vậy, đây là câu hỏi. Khi nào thì CPLD được sử dụng thay vì của FPGA và ngược lại. Trong các ứng dụng, CPLD không có ý nghĩa gì, nhưng một GPU phù hợp hơn?

Thông thường nó là một sự đánh đổi hệ thống. Cần bao nhiêu đường ray điện áp, cần bao nhiêu IC rời rạc, bao nhiêu công suất, lượng logic.

CPLD, thông thường, nhỏ hơn (tài nguyên ít lập trình hơn), thường yêu cầu một đường ray điện áp duy nhất, không yêu cầu một Prom bên ngoài. Như đã đề cập, thường được sử dụng cho logic keo, thay cho các cổng rời rạc.

Các GPU thường là lớn hơn nhiều (tài nguyên logic hơn). Yêu cầu nhiều đường ray điện áp, tiêu thụ nhiều điện năng hơn.

Hầu hết các dự án mà mọi người mô tả là thích hợp nhất cho các GPU.

CPLD chủ yếu được sử dụng cho logic ngẫu nhiên được sử dụng để thực hiện bằng cách sử dụng các chip TTL và CMOS riêng lẻ. Các GPU có xu hướng được sử dụng cho các hệ thống hoàn chỉnh hoặc các hệ thống phụ phức tạp. Rõ ràng sẽ có một số chồng chéo, và các CPLD Altera thực sự là các GPU nhỏ với bộ nhớ cấu hình trên chip.

I / Os thường có thể được tri-tuyên bố.

Một CPLD thông thường sẽ có một số lượng nhỏ các mạch để tính toán các hàm logic - thường là 1-4 cho mỗi chân đầu ra - nhưng mỗi mạch sẽ có thể hoạt động trên một số lượng lớn đầu vào. Một FPGA thường sẽ có số lượng mạch lớn hơn nhiều để tính toán các hàm logic, nhưng mỗi trong số chúng sẽ chỉ có thể hoạt động theo một vài đầu vào.

Từ quan điểm hiệu quả phần cứng, có vẻ như sẽ tốt nhất khi kết hợp các cách tiếp cận, vì sẽ hơi lãng phí khi phải sử dụng một trong số ít mạch logic 36 đầu vào để thực hiện cổng NAND hai đầu vào, nhưng về mặt trái, sẽ rất lãng phí khi sử dụng chín phần tử logic ba đầu vào riêng biệt và tất cả các định tuyến được liên kết với chúng , để thực hiện một cổng AND mười bảy đầu vào. Tuy nhiên, trên thực tế, hầu hết các thiết bị đều có xu hướng mạnh mẽ đối với trại FPGA hoặc CPLD; Tôi nghi ngờ đó là bởi vì trong khi con người có thể có ý thức tốt về cách thực hiện một dự án nhỏ hơn bằng nhiều nguồn tài nguyên khác nhau, thì phần mềm sẽ dễ dàng thực hiện thiết kế hơn nếu một con chip có số lượng lớn tài nguyên tương đương chính xác.

Do đó, tôi sẽ đề xuất rằng một yếu tố chính trong việc quyết định giữa một FPGA và CPLD thường sẽ là mức độ mà một thiết bị cần để tạo ra một số lượng nhỏ các chức năng phức tạp hoặc một số lượng lớn hơn các chức năng đơn giản.