Làm thế nào 1 bit được lưu trữ trong Flip flop?


7

Một flip flop là một mạch tuần tự và nó lưu trữ giá trị 1 bit, nhưng nó được thiết kế chỉ sử dụng các cổng cơ bản, phổ quát và mạch phản hồi. Làm thế nào sau đó nó có thể lưu trữ hoặc xử lý giá trị 1 bit?

Tôi nghĩ rằng đó là do sử dụng đồng hồ nhưng tôi không biết lý do chính xác.
Giả định của tôi có đúng hay không?


Những người này ở đây giải thích mọi thứ rõ ràng. nó rất tốt quora.com/What-is-a-flip-flop-circuit
Martian2049

Câu trả lời:


8

Flip-flop dễ hiểu nhất là flip-flop SR (Set-Reset):

Dép xỏ ngón SR

Thông thường cả hai đầu vào đều cao. Khi bạn kéo đầu vào xuống thấp, đầu ra sẽ tăng cao bất kể đầu vào khác. Vì cổng NAND khác nhìn thấy mức cao trên cả hai đầu vào của nó, đầu ra sẽ thấp. Bây giờ, ngay cả khi tăng cao trở lại, đầu vào khác sẽ ở mức thấp, vì vậy đầu ra vẫn giữ trạng thái. Đó là cách dễ nhất để khiến logic "ghi nhớ" một cái gì đó. /SQ/Q/SQ

Bắt đầu từ flip-flop SR, bạn có thể tạo ra logic đăng ký phức tạp hơn, trong đó flip-flop D được sử dụng nhiều nhất.

D lật

Mạch này đôi khi được trình bày dưới dạng D -flipflop được kích hoạt cạnh, nhưng nó thực sự được kích hoạt ở cấp độ , trong đó được sử dụng để chuyển cổng đầu vàoNếu thấp, cả hai đầu vào của flip-flop đều cao và nó vẫn giữ trạng thái đầu ra. Khi cao, đầu vào quyết định liệu hoặc xuống thấp và đầu ra sẽ được đặt tương ứng, do đó ghi nhớ trạng thái của khi lên cao. Sự khác biệt với D -flip-flop thực sự được kích hoạt cạnh là đầu ra sẽ thay đổi với đầu vào miễn làCLKDCLKCLKD/S/RDCLKCLKcao. Để làm cho nó trở thành một flip-flop được kích hoạt cạnh, bạn sẽ phải bao gồm một số phản hồi làm choCLKxuống thấp một lần nữa ngay sau khi lên cao Chốt loại D, như được gọi, sẽ ghi nhớ trạng thái đầu vào tại thời điểmCLKđầu vào xuống thấp; tức là đầu ra sẽ ngừng thay đổi sau khi xuống thấp trở lại. CLK

Đây là một flip-flop D được kích hoạt cạnh:

flip-flop D kích hoạt


những dòng cuối cùng trong câu trả lời của bạn không thể hiểu được đối với tôi, bạn có thể giải thích nó một cách đơn giản
Gouse Shaik

@Gouse - Đầu ra theo sau đầu vào trong khi CLK cao, nhưng không thay đổi khi CLK thấp. Vì vậy, nếu bạn có thể biến tín hiệu CLK thành các xung nhỏ, đầu ra sẽ thay đổi trong xung nhỏ này, nhưng vẫn không thay đổi sau đó. Vì vậy, đầu vào là "đóng băng" tại thời điểm của xung.
stevenvh

@Dean - Tôi đánh giá cao sự đóng góp của bạn, nhưng câu trả lời của tôi đề cập đến các bảng lật NAND.
stevenvh

0

Đối với những người không phải là sinh viên kỹ thuật (những người tìm kiếm sự tò mò) tôi sẽ cố gắng có một ẩn dụ trong tâm trí của bạn: nghĩ về bức tranh lật đặt lại như một công viên nước với dòng nước thay vì điện. Nước chảy thành một vòng tròn, giống như một đường trượt với một số lượt. Trong phép ẩn dụ (đơn giản) này, có hai dòng chảy, vòng tròn hoặc đường dẫn có thể đi qua công viên nước. Một đường dẫn / vòng tròn đại diện cho 1, đường dẫn khác đại diện cho 0 (trong bảng chân lý của bạn). Nếu bạn muốn thay đổi đường dẫn hoặc luồng (trạng thái), bạn sẽ gửi tín hiệu qua S hoặc qua R để điều chỉnh các cổng. Các cổng là hai "chuông" trong hình. Nếu bạn thêm độ phức tạp, nó cần nhiều cổng (chuông). Hy vọng nó sẽ giúp để có được ý tưởng!

Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.