Tôi sẽ cố gắng trả lời ngắn gọn, nhưng một nguồn tài nguyên tuyệt vời cho loại câu hỏi này là Tín hiệu và Tính toàn vẹn sức mạnh của Eric Bogatin - Được mô phỏng .
Bạn đã liệt kê và mô tả một số giao thức tốc độ rất cao có tốc độ cạnh tín hiệu trong phạm vi hàng trăm picosecond. Điều này có nghĩa là ngay cả dấu vết chỉ một vài inch cũng có thể được coi là dài bằng điện và các kênh truyền này phải được định tuyến là đường truyền .
Đặt rất, rất ngắn gọn, trình bày một đường truyền với một trở kháng được biết đến với một người lái xe tốc độ cao (thu phát nối tiếp vào đầu vào / đầu ra của một SerDes) cho phép truyền tải dữ liệu qua đường rằng nếu không có phản xạ tín hiệu deletrious có thể gây trở ngại cho giao tiếp thành công. Điều này có thể biểu hiện như nhiễu giao thoa (ISI), nhiễu xuyên âm, jitter bổ sung khiến giao diện người dùng (khoảng thời gian đơn vị) không sử dụng được và nhiều hiệu ứng khác. Hãy nhớ lại rằng một số giao thức này (như PCIe) đang vượt quá 8GT / giây so với đồng thông thường trên FR-4 chi phí thấp; để làm được điều này, các nhà thiết kế phải cẩn thận làm tất cả những gì có thể để cung cấp một kênh chất lượng cao để truyền dữ liệu.
Một giao thức nhất định (hoặc đặc điểm kỹ thuật) thường liệt kê trở kháng đặc tính mong muốn . Ví dụ, Intel có thể yêu cầu dấu vết PCI Express cho các nền tảng Xeon của họ được định tuyến là "cặp vi sai 100 ohm". Điều này có nghĩa là họ đã đủ điều kiện và thiết kế các bộ thu phát PCI Express của họ để mong đợi một đường truyền trở kháng đặc tính 100 ohm để truyền dữ liệu. USB thường yêu cầu 90 ohms, RS-422 có thể là 120 ohms và Ethernet là 100 ohm. Tôi sẽ không đi sâu vào các cấu trúc đường truyền một đầu trong bài viết này, nhưng như được đề cập dưới đây trong các nhận xét, theo thứ tự gần đúng, bạn có thể coi mỗi 'nửa' cấu trúc bên dưới là một nửa trở kháng cặp.
Bây giờ, để tạo cấu trúc đường truyền trên PCB FR-4 thông thường (để giữ cho công cụ này có giá cả phải chăng!), Chúng tôi có một số tùy chọn. Đối với dấu vết khác biệt, chúng tôi có một số tùy chọn. Giả sử dấu vết của bạn nằm ở lớp trên cùng hoặc dưới cùng - tùy chọn thứ nhất là microstrip ghép cạnh (hình ảnh tôi có là 'phủ', trong đó mặt nạ hàn nằm phía trên nó. Về mặt kỹ thuật , có lớp phủ cạnh và khớp cạnh bề mặt cho các tùy chọn lớp trên cùng / dưới cùng - cho công việc RF tần số thực sự cao, thậm chí sự hiện diện của mặt nạ hàn có thể là một vấn đề).
Dựa trên khoảng cách đến mặt phẳng trở lại bên dưới nó, khoảng cách giữa hai đường và chiều rộng của mỗi đường, fab PCB của bạn có thể cung cấp cho bạn một cấu trúc thể hiện trở kháng mục tiêu.
Bây giờ, giả sử bạn đang ở trên một lớp bên trong. Cấu trúc được sử dụng ở đây nói chung là microstrip nhúng cạnh :
Tương tự như cái đầu tiên, cái này cũng tính đến khoảng cách đến mặt phẳng tham chiếu gần nhất. Rất nhiều nhà thiết kế ủng hộ chôn các cặp tốc độ cao của họ trên các lớp bên trong để hưởng lợi từ việc che chắn 'miễn phí' các mặt phẳng đồng để giảm phát xạ. Dải phân cách bù cạnh được sử dụng khi bạn có lớp tín hiệu được kẹp giữa hai lớp mặt phẳng:
Để có được các cấu trúc vi sai này , bạn liên hệ với nhà chế tạo PCB của bạn và cho họ biết các trở kháng vi sai mà bạn đang tìm kiếm - đây là một phần của quy trình thiết kế xếp chồng PCB . Nhà chế tạo chạy các vật liệu thực tế mà họ sử dụng (có các giá trị Er khác nhau) cho lõi và vật liệu trước, và quay lại với bạn với một bộ hình học để theo dõi trong công cụ thiết kế của bạn, ví dụ ( không phải số thực) "0,2mm dấu vết dày với khoảng cách 0,15mm trên Lớp 1 và 8 cho trở kháng 100 Ohm +/- 10% ". Sau đó, bạn nhập các giá trị này vào Altium và nó sẽ đảm bảo một cách thông minh rằng khi bạn định tuyến các cặp bạn đã gọi là vi phân mà chúng tuân theo các hình học đó.
Theo thiết kế, khi bạn chế tạo PCB với cửa hàng của mình và gửi cho họ bản xếp chồng đã được thiết kế, những dấu vết đó sẽ dẫn đến trở kháng đặc tính mong muốn. Bạn nên yêu cầu một phiếu giảm giá trở kháng , thường là một phần PCB của bạn từ phần bên ngoài của mảng nơi cấu trúc trùng lặp của đường truyền đã được tạo và TDR (máy đo độ phản xạ miền thời gian) được sử dụng để cung cấp cho bạn thực tế trở kháng xây dựng. Dung sai điển hình là khoảng 10% .
Kết hợp độ dài không ảnh hưởng đến trở kháng vi sai và khác nhau từ giao thức này sang giao thức khác. Có độ lệch giữa các cặp (P đến N), và độ lệch giữa các cặp / làn giữa làn (tức là từ PCIe Tx Lane 0 đến 1), trong đó cái sau thường có khả năng không khớp hơn so với trước. Đây là một cái gì đó bạn thường phân tích gần cuối để thêm định tuyến uốn khúc hoặc serpentine để làm cho các thành viên của cặp đáp ứng các đặc điểm kỹ thuật của nhà sản xuất. Tôi sử dụng một tập lệnh chuyển độ dài ròng thô sang Excel và sau đó định dạng có điều kiện để cho tôi biết tôi đang làm như thế nào trong cuộc họp thông số kỹ thuật (phần nào đó được sửa lại - đây là một bảng với mô-đun có một số khớp sai và PCB mang có kết quả sai):
Và đây là một ví dụ về thiết lập Altium cho các cặp vi sai 100 ohm dựa trên các khuyến nghị của nhà cung cấp của tôi:
Dưới đây là một số mẹo khác mà tôi đã chọn dọc đường có thể giúp bạn không theo thứ tự cụ thể:
- Đưa ra một dung sai cho kết hợp sai từ nhà sản xuất, hãy bắt đầu bằng cách giảm một nửa nếu có thể. Trong trường hợp như PCI Express nơi bạn có PCB chủ và PCB của nhà mạng, điều này (loại) sẽ phân chia dung sai giữa hai.
- Khi chế tạo một bảng có trở kháng vi sai, sử dụng "Mã D". Sử dụng chữ số hundreths hoặc phần nghìn trong chiều rộng dấu vết để phân biệt giữa các trở kháng khác nhau. Ví dụ: nếu 0,20mm được gọi là chiều rộng cho cả 90 ohm và 100 ohm, tôi sẽ tạo ra 90 ohm 0.201mm và 100 ohm 0.202mm và thêm ghi chú chế tạo giải thích những gì tôi đã làm. Kỹ sư CAM sau đó có thể dễ dàng chọn ra các cặp bằng phần mềm của mình và làm những gì anh ta cần.
Vì vậy, trước khi bạn bắt đầu dự án PCB tiếp theo của mình với các giao thức / yêu cầu ngụ ý định tuyến theo dõi vi sai:
- Xác định tất cả các trở kháng khác nhau sẽ được kiểm soát và chúng sẽ ở lớp nào (nghĩa là lớp tín hiệu của bạn là gì).
- Liên hệ với nhà chế tạo của bạn với các thông tin trên và làm việc với họ để xác định chồng lên cho dự án của bạn và nhận được hình học cần thiết. Cách khác, như đã nêu trong các bình luận bên dưới, với tài liệu phù hợp và thông tin khác, các công cụ EDA của bạn có thể cung cấp cho bạn các hình học cần thiết.
- Thiết lập công cụ CAD của bạn với các quy tắc phù hợp dựa trên các số từ bước 2.
- Xác định các lớp net cho các cặp và tuyến đi!
- Sử dụng một tập lệnh hoặc tương tự để tạo một báo cáo cho thấy sự không phù hợp giữa cặp / cặp bên trong và liệu chúng có nằm trong thông số kỹ thuật hay không.