Sự cố điện môi cho các lớp phủ PCB thường được thử nghiệm theo phương pháp thử nghiệm IPC TM-650 2.5.6 cho các sự cố trên vật liệu và phương pháp thử 2.5.6.2 để phân tích thông qua vật liệu ; tức là lớp này sang lớp khác.
Văn bản trong 2.5.6 là:
Phương pháp này mô tả quy trình xác định khả năng của vật liệu cách điện cứng chống lại sự cố song song với các lớp (hoặc trong mặt phẳng của vật liệu) khi chịu điện áp cực cao ở tần số nguồn AC tiêu chuẩn 50-60Hz.
Để vượt qua 2.5.6, sự cố điện môi là> 50kV / inch, hướng dẫn cho các quy tắc Creepage và Giải phóng mặt bằng , như bạn đã tìm thấy.
Văn bản cho 2.5.6.2 là:
Phương pháp này mô tả kỹ thuật đánh giá khả năng của vật liệu cách điện chống lại sự cố điện vuông góc với mặt phẳng của vật liệu khi chịu tác động ngắn hạn, điện áp cao ở tần số nguồn AC tiêu chuẩn 50-60 Hz.
Một vượt qua cho thử nghiệm 2.5.6.2 là 30kV / mm hoặc 750V / thou (giới hạn thông số kỹ thuật). Đối với độ dày laminate tiêu chuẩn mỏng nhất là 100 micron / 4 thou, cung cấp điện áp sự cố là 3kV. Ngay cả với sự hấp thụ độ ẩm, tôi sẽ không mong đợi 600V là một lớp vấn đề. Lưu ý, tuy nhiên, các từ "ngắn hạn". Nếu thiết lập của bạn sẽ dài hơn nhiều so với thử nghiệm với điện áp cao, tôi sẽ giảm tỷ lệ sự cố xuống 50% cho một số lề.
Do đó, lớp này đến lớp khác cho bất kỳ cấu trúc hợp lý nào cũng dễ dàng chịu được 600V, mặc dù như đã lưu ý, việc bỏ trống cục bộ có thể gây ra các cường độ phá vỡ hiệu quả thấp hơn.
Sử dụng một chuẩn bị kép (cũng như đã lưu ý) là một điều khá phổ biến phải làm trong những trường hợp này để tránh làm mất các vấn đề, vì vậy ngăn xếp của bạn có thể trông giống như thế này:
IPC2221A là tiêu chuẩn, nhưng nó có xu hướng khá bảo thủ (đó là một điều tốt thực sự trong HV) nhưng nó cũng hơi đắt. Tôi sử dụng nó rộng rãi, nhưng đó là bởi vì tôi thiết kế hệ thống điện tử (trong số những thứ khác), trong đó hiệu ứng độ cao khá quan trọng.
Các ý kiến khác, chẳng hạn như loại bỏ các góc nhọn trên đường ray, cũng là một thực hành tốt.