Làm cách nào để cải thiện cặp vi sai Ethernet này?

Đây là dự án Ethernet 100 Mbit / s đầu tiên của tôi (Tôi đang thực hiện nó để tìm hiểu thêm về tín hiệu vi sai).

Tôi đã làm hai điều mà tôi không biết là tốt hay xấu trong trường hợp cụ thể này.

Một là định tuyến dưới biến áp tín hiệu. Nó chỉ hơi ở biên giới, nhưng tôi không tìm thấy cách nào khác để định tuyến nó, mà không sử dụng vias để trao đổi cặp.

Bạn nghĩ sao? Sẽ tốt hơn nếu sử dụng vias (và không khớp trở kháng), hoặc tuyến đường quá gần với cuộn cảm?

Ngoài ra, tôi đã thử các công cụ vi sai trong KiCad và tôi khớp cả hai cặp với cùng độ dài (nếu không, một bản nhạc dài hơn khoảng 6 mm). Đây có phải là một thực hành tốt cho Ethernet?

Đây là một bản chụp PCB ngay bây giờ:

Đây là sơ đồ mà tôi đang sử dụng. Nó sử dụng sơ đồ tham chiếu lan9512. Thành thật mà nói, tôi không có ý tưởng về trở kháng trên thiết kế của tôi. Tôi không chắc chắn nếu tôi phải sử dụng 50 ohm hoặc 100 ohm.

Tôi bao gồm tính toán trở kháng cho PCB hai mặt, chiều cao 1.6 mm FR4 và đồng 1.6 oz (35 Thaym)

Như bạn có thể thấy, đường đua với 0,8 mm !! - cách quá lớn.

Đây là phiên bản cuối cùng. Theo dõi với 1,6 mm, khoảng cách 0,16 mm (tối thiểu trong nhà cung cấp PCB giá rẻ của tôi).

Cảm ơn tất cả mọi người cho lớp chủ có giá trị này. Tôi sẽ đọc rất nhiều về các cặp khác biệt.

Nếu tôi đề nghị làm thế nào để định tuyến này, tôi sẽ đề xuất một cái gì đó giống như thế này:

Về trở kháng: bạn rõ ràng cần vi sai 100 Ohms, nó giống như dây đơn 50 Ohms. Bạn phải sử dụng một số "máy tính trở kháng" (ví dụ: https://www.eeweb.com/toolbox/microstrip-impedance ). Độ dày điện môi đi từ thiết kế PCB của bạn. Độ dày đồng thường là 35 um, nó có một chút ảnh hưởng đến kết quả. Độ rộng dấu vết và phân tách dấu vết không thành vấn đề đối với các thiết kế RF.

Về kết hợp độ dài: Điều này không quan trọng như người ta có thể nghĩ. 100MBit Ethernet sử dụng tốc độ ký hiệu là 125 MBaud / s, mỗi ký hiệu dài 8 ns. So với điều đó, chiều dài định tuyến khác nhau 10 mm giới thiệu một độ lệch (tốc độ tín hiệu trong dấu vết đồng bằng khoảng một nửa tốc độ ánh sáng) chỉ 30 ps, ​​hoặc dưới 0,5%. Trong khi điều này làm giảm nhẹ lề để nhận lỗi bit trên máy thu, ảnh hưởng là không đáng kể.

Tôi thà tập trung vào việc cung cấp (khoảng) trở kháng chính xác. Không cần sử dụng PCB điều khiển trở kháng đắt tiền hơn, nguyên tắc tốt nhất là: Khoảng cách giữa cả hai dấu vết phải giống với chiều rộng của chúng và khoảng cách đến lớp mặt đất tiếp theo nên lớn hơn một chút so với chiều rộng của hai dấu vết. Ví dụ: dấu vết 150um, khoảng cách 150um, lớp đất 200-400um (như điển hình trên PCB 4 đến 8 lớp).

Ở độ dài và tốc độ mà bảng của bạn sẽ thấy, có lẽ nó sẽ không tạo ra nhiều khác biệt. Ở tốc độ 100Mbit chỉ có 50 MHz băng thông, dấu vết khớp chiều dài thường không phải là vấn đề cho đến khi chênh lệch độ dài trở thành một phần có ý nghĩa của bước sóng (ở mức 50 MHz là 6 mét, thậm chí sóng hài thứ 9 vẫn còn hơn nửa mét). Tôi không lo lắng về điều đó.