Làm cách nào để tạo điều kiện cho việc giữ nhiều căn cứ, (ví dụ: AGND, DGND, v.v.) tách biệt trong bố cục khi sử dụng Eagle?

Tôi đã thiết kế một số PCB trong đó tôi cần giữ cho phần trả về mặt đất của các phần khác nhau của mạch, ví dụ như công suất tương tự, kỹ thuật số và công suất cao. Tôi sử dụng Cadsoft Eagle để chụp sơ đồ và bố trí. Thật dễ dàng để xác định các biểu tượng mặt đất khác nhau trong trình soạn thảo sơ đồ. Họ đều có tên mạng riêng của họ. Tuy nhiên, tất cả các căn cứ cuối cùng phải được kết nối tại một điểm trên PCB để xác định tham chiếu mặt đất tổng thể. Khi kết nối một mặt đất (hoặc cung cấp) với mặt đất khác, Eagle thường ghi đè một trong những tên mạng với mặt đất khác, tức là loại bỏ tính khác biệt của chúng. Điều này là hợp lý từ quan điểm điện lý tưởng cho rằng các dây không có trở kháng. Tuy nhiên, trong thế giới thực, không có trở kháng bằng không, hoặc căn cứ cho vấn đề đó! Hành vi ghi đè tên mạng này đang cản trở thiết kế PCB. Làm thế nào để tôi làm việc xung quanh hành vi này? Đây không phải là một vấn đề lớn trong bản vẽ sơ đồ vì các ký hiệu cung cấp được giữ lại và các tên mạng bị ẩn. Tuy nhiên, trong trình chỉnh sửa bố cục, sau khi kết nối căn cứ, chỉ còn lại một tên mạng mặt đất duy nhất.

Trong bố cục có thể tách biệt các căn cứ riêng biệt mặc dù chúng có cùng tên mạng và để kết nối chúng tại một điểm. Do đó, vẫn có thể đạt được mục tiêu thiết kế chỉ với một mặt bằng duy nhất được thần thánh hóa. Tuy nhiên, đó là một cơn ác mộng hậu cần giữ cho các dấu vết mặt đất riêng biệt tách biệt khi chúng có cùng tên mạng.

Có cách nào tốt hơn để làm điều này?

Tôi đã thử tạo một phần Eagle của riêng mình, nơi nhiều căn cứ và khác biệt kết nối bằng điện, nhưng, không có cùng tên mạng. Phần này chỉ là một loạt các miếng đệm SM chồng chéo vật lý. Mỗi miếng đệm có thể được kết nối với một tên mạng duy nhất do đó bảo tồn các căn cứ riêng biệt, nhưng, nó cung cấp một kết nối điện giữa các căn cứ. Điều này dường như hoạt động tốt với nhược điểm là Kiểm tra quy tắc thiết kế (DRC) nghĩ rằng các miếng đệm chồng chéo là một vấn đề. Trên thực tế, Sparkfun có một bộ phận đại bàng thực hiện điều này, tuy nhiên, họ đã chọn cách giữ các miếng đệm tách biệt, tức là không chồng chéo. Điều này giải quyết vấn đề DRC, nhưng, sau đó bo mạch không được kết nối đúng cách. Điều này gây ra lỗi trong một trong các bảng của tôi trước đây.

Có một giải pháp tốt cho vấn đề này? Eagle có lạ không khi xử lý việc này? Các công cụ EDA khác có làm tốt hơn Eagle trong việc xử lý việc này không? Tôi đang làm điều gì sai? Điều này đã gây ra sự khó chịu cho tôi trong một thời gian.

Tạo một dấu chân với các miếng GND và AGND. Vẽ đồng giữa các miếng đệm này. Có, điều này sẽ tạo ra lỗi "Chồng chéo" DRC như hiển thị bên dưới:

Không sao đâu Có ba nút ở phía dưới:

• Quet sạch tât cả
• Xử lý
• Phê duyệt

"Xóa tất cả" sẽ tạm thời xóa danh sách cho lần chạy DRC này. Tôi không chắc tại sao điều đó hữu ích; chỉ cần đóng cửa sổ nếu bạn muốn nó rút ngắn.

"Đã xử lý" sẽ làm mờ màu của chữ X màu đỏ. Điều này có khả năng hữu ích nếu bạn lặp qua một danh sách dài các lỗi DRC và sửa chúng khi bạn đi; bạn có thể theo dõi những cái bạn nghĩ bạn đã sửa.

"Phê duyệt" là cách duy nhất tôi sử dụng thường xuyên. Điều này chuyển lỗi từ danh sách lỗi sang danh sách được phê duyệt:

và giữ nó ở đó trong các lần chạy tiếp theo của DRC. Lưu ý rằng điều này chỉ di chuyển lỗi cụ thể này với cặp lưới cụ thể này tại vị trí cụ thể này. Đóng cửa sổ này và chạy lại DRC sẽ tạo ra thông báo "DRC: 1 lỗi được phê duyệt"

và không có hộp thoại "Lỗi DRC". Bạn có thể lấy lại hộp thoại này bằng cách tạo lỗi hoặc (tốt nhất là) errorslệnh, dấu chấm than màu vàng trong ảnh chụp màn hình ở trên hoặc menu Công cụ -> Lỗi.

Chức năng "Phê duyệt" tồn tại vì một lý do, cùng lý do mà chúng tôi có các công cụ như

#pragma GCC diagnostic ignored "-Warning"

Đôi khi, bạn có thể bỏ qua lỗi DRC. Đây là một trong những thời điểm.

Tôi làm điều này với các thiết bị đặc biệt tôi đã tạo ra cho mục đích này, tôi gọi là "quần short". Đây là những miếng đệm và không yêu cầu bất kỳ thành phần nào thực sự được cài đặt. Trong sơ đồ họ hiển thị như một dòng hơi dày. Vấn đề là chúng trông giống như một kết nối trong sơ đồ với sự khác biệt vừa đủ để thấy nhưng hy vọng không cản trở. Vì chúng là các thiết bị riêng biệt theo quan điểm của Eagle, bạn có thể đặt chúng ở nơi bạn muốn như mọi thiết bị khác. Bạn có thể thấy một đoạn ngắn như vậy ở cuối trang 1 của sơ đồ USBProg . Cái cụ thể đó có bộ chỉ định thành phần SH2, và là điểm kết nối duy nhất giữa mặt đất và mặt đất bảng chính.

Quần soóc của tôi có sẵn miễn phí trong bản phát hành Eagle Tools tại www.embedinc.com/pic/dload.htm . Có nhiều loại quần short khác nhau tùy thuộc vào lớp bạn muốn chúng trên hoặc liệu chúng có lớp chéo.

Một nhược điểm trong Eage là bạn sẽ nhận được rất nhiều lỗi DRC phiền toái cho mỗi lần rút ngắn. Tôi nghe nói rằng trong phiên bản 6 sẽ có thể nói với nó trong gói rằng một số thứ nhất định được phép trùng lặp, nhưng cho đến nay không có cách nào khác.

Nhiều mặt phẳng là hoàn toàn cần thiết. Với sự tôn trọng hoàn toàn đối với ông Ott vì mọi điều ông nói không sai , ông chỉ đưa ra một kết luận không đầy đủ vì thiếu sót trong việc xem xét khía cạnh tương tự. Điểm mà ông Ott thiếu là trong chính phần tương tự , nhiều mặt phẳng - một cho mỗi khối chức năng của mạch tương tự - được bố trí theo mô hình mặt đất, là một yêu cầu cho tiếng ồn thấp ( Âm thanh tín hiệu nhỏ của Douglas Self " Thiết kế "Báo chí đầu mối 2010, NwNavGuy http://nwavguy.blogspot.jp/2011/05/virtual-grounds-3-channel-amp.html). Trong khi hai tài liệu tham khảo này đặc biệt xem xét các thiết kế âm thanh, các nguyên tắc thậm chí còn quan trọng hơn trong mạch tương tự có độ chính xác cao trong các ứng dụng thu thập và / hoặc điều khiển dữ liệu.

Vấn đề sau đó trở thành: làm thế nào để chúng ta triển khai mặt bằng kỹ thuật số trong một thiết kế sở hữu nhiều nền tảng tương tự? Một sai lầm là "làm mờ" PCB với một mặt phẳng duy nhất và chỉ sử dụng các kỹ thuật bố trí được mô tả bởi ông Ott để tránh nhiễu giữa các phần tương tự và kỹ thuật số. Nếu bạn làm điều này, hiệu suất tương tự có thể bị ảnh hưởng do nhiễu tương tự-tương tự .

Trong một thiết kế điển hình, mỗi ADC hoặc DAC có thể sẽ liên quan đến các phần chức năng khác nhau của mạch tương tự. Cung cấp một "hòn đảo" mặt đất tương tự cho mỗi phần này với đường dẫn trở lại mặt đất độc lập, được sắp xếp theo mô hình mặt đất, trở lại "mặt đất tham chiếu". Mặt đất tham chiếu này không nhất thiết là mặt đất cung cấp điện (hoặc pin). Nếu có một bộ điều chỉnh cung cấp năng lượng tương tự thì mặt đất tham chiếu là chân tiếp đất của IC điều chỉnh. Đối với mặt kỹ thuật số, chân tiếp đất của bộ điều chỉnh cung cấp năng lượng cho mặt kỹ thuật số (nếu khác với chân cung cấp cho mặt tương tự) cũng nên được gắn trở lại mặt đất tham chiếu với dấu vết càng ngắn càng tốt. Mặt đất kỹ thuật số cũng nên được thực hiện như một hòn đảo biệt lập với mặt đất độc lập trở lại mặt đất tham chiếu.

Bây giờ chúng ta phải đối phó với giao diện giữa các phần tương tự và kỹ thuật số. Điêu nay bao gôm

1. căn cứ tương tự và kỹ thuật số trên các thiết bị ADC và DAC,
2. nguồn cung cấp riêng cho nguồn điện analog và kỹ thuật số trên cùng một thiết bị và
3. các dòng điều khiển như bus I2C hoặc PCI.

(1) Riêng căn cứ tương tự và kỹ thuật số.
Các nhà thiết kế của IC tín hiệu hỗn hợp biết rằng mặt đất tương tự và kỹ thuật số nên được kết nối với nhau nhưng họ không thể cung cấp kết nối bên trong IC do các hạn chế về hình dạng của các kết nối khuôn và pad. Do đó, khuyến nghị là luôn kết nối hai điểm này ở bên ngoài càng gần IC càng tốt. Lưu ý rằng điều này không phải lúc nào cũng đúng - nhiều bộ chiết áp DAC và kỹ thuật số (một dạng của DAC) không có các chân nối đất tương tự và kỹ thuật số riêng biệt. Đối với các thiết bị này, kết nối đã được thực hiện bên trong IC. Khi kết nối mặt đất tương tự và kỹ thuật số với nhau, cặp kết hợp nên được kết nối với mặt phẳng đất tương tự cho phần đó của mạch.

(2) Các nguồn cung cấp tương tự và kỹ thuật số riêng biệt trên cùng một thiết bị
Các mặt phẳng công suất này sẽ tách rời ngay cả khi chúng có cùng điện áp. Mặt phẳng nguồn kỹ thuật số nên được cách ly khỏi bộ điều chỉnh nguồn của nó (và nguồn tương tự nếu được điều khiển bởi cùng bộ điều chỉnh) bằng hạt ferrite. Kết nối nguồn kỹ thuật số của IC tín hiệu hỗn hợp với đảo năng lượng kỹ thuật số; ở mức tối thiểu, bỏ qua cả nguồn cung cấp tương tự và kỹ thuật số đến chân tiếp đất của IC bằng các tụ gốm (100nF X7R / X5R được khuyến nghị, một số nhà sản xuất IC khuyến nghị các tụ điện bổ sung - làm theo bất kỳ hướng dẫn nào được nêu trong bảng dữ liệu). Thực hiện theo các hướng dẫn bố trí thực hành tốt nhất bằng cách định vị các tụ bỏ qua càng gần các chân thiết bị càng tốt. Đảm bảo rằng tụ điện bypass kỹ thuật số được kết nối với mặt đất tương tự và kỹ thuật số kết hợp ở phía pin mặt đất kỹ thuật số; nó không nên kết nối ở đâu đó "ở giữa" các chân analog và kỹ thuật số. Hãy nhớ lại rằng tụ điện bỏ qua cung cấp kỹ thuật số trên thực tế là để cung cấp các xung hiện tại xảy ra khi các thiết bị kỹ thuật số chuyển sang trạng thái. Do đó, có một vòng dòng điện xoay chiều từ chân cung cấp kỹ thuật số, qua tụ điện, đến chân tiếp đất (phía kỹ thuật số) và quay trở lại thiết bị đến các chân nguồn kỹ thuật số - một vòng lặp hiện tại có thể và sẽ phát ra bức xạ. Đây là lý do tại sao điều quan trọng là đặt tụ bypass càng gần thiết bị càng tốt do đó giảm thiểu kích thước của vòng lặp hiện tại này. vào chân tiếp đất (mặt kỹ thuật số) và quay lại thiết bị đến các chân nguồn kỹ thuật số - một vòng lặp hiện tại có thể và sẽ phát ra bức xạ. Đây là lý do tại sao điều quan trọng là đặt tụ bypass càng gần thiết bị càng tốt do đó giảm thiểu kích thước của vòng lặp hiện tại này. vào chân tiếp đất (mặt kỹ thuật số) và quay lại thiết bị đến các chân nguồn kỹ thuật số - một vòng lặp hiện tại có thể và sẽ phát ra bức xạ. Đây là lý do tại sao điều quan trọng là đặt tụ bypass càng gần thiết bị càng tốt do đó giảm thiểu kích thước của vòng lặp hiện tại này.

(3) Các dòng điều khiển như các thanh cái I2C và / hoặc PCI
Cho đến nay, với những điều trên, chúng ta gặp vấn đề khi kết nối các dòng điều khiển từ bộ điều khiển vi mô với các thiết bị tín hiệu hỗn hợp do các đường này phải, theo định nghĩa, xuyên từ phía kỹ thuật số sang phía tương tự. Đối với điều này, hãy làm theo khuyến nghị của ông Ott về việc cung cấp một cầu nối giữa mặt đất tương tự và kỹ thuật số. Đối với mỗi đảo tương tự có các đường điều khiển kết nối nó với mặt kỹ thuật số, hãy cung cấp một cầu nối từ mỗi mặt đất tương tự đến mặt đất kỹ thuật số và định tuyến các đường tín hiệu trực tiếp qua cầu đó. Tùy thuộc vào bố cục thực tế và độ phức tạp của mạch, bạn có thể có một cây cầu duy nhất kết nối với nhiều hơn một mặt đất tương tự. Điều đó có thể chấp nhận được - vấn đề chính là định tuyến tất cả các đường điều khiển ồn ào qua một cây cầu. Những lý do cho điều này được giải thích đầy đủ trong bài viết của ông Ott.

Tóm tắt, các kỹ thuật trên là công việc nhiều hơn một mặt phẳng đơn nhưng là cần thiết. Không có cuộc thảo luận nào ở trên phủ nhận hoặc loại bỏ các hướng của ông Ott về cách bố trí cẩn thận và luôn biết đường dẫn dòng điện DC và AC đang chảy ở đâu ( cả hai đường dẫn - gửi vàtrở về). Hầu hết các bộ định tuyến tự động sẽ gặp khó khăn khi cung cấp một kết quả chất lượng với ý tưởng trên. Bạn sẽ luôn phải thực hiện một số định tuyến bằng tay - một kỹ thuật tiết kiệm thời gian có thể là tự động định tuyến các đảo mạch và định tuyến các kết nối, trả về mặt đất, phân phối điện, điều khiển. Một số ứng dụng bố trí PCB có hỗ trợ yếu để tạo cầu nối đất tương tự sang số vì nó kết nối hiệu quả các mạng tín hiệu khác nhau. Nếu phần mềm của bạn có hỗ trợ rõ ràng cho việc này, thật tuyệt, nếu không bạn có thể bị ép buộc vào tình huống bạn ghi đè một lỗi được phát hiện bởi quy trình DRC.

"Có cách nào tốt hơn để làm điều này?"

Có, có hai cách để xử lý việc này:

• Sử dụng một mặt phẳng không phẳng , theo khuyến nghị của Henry W. Ott.
• Sử dụng thành phần "ảo ngắn" ("sao mặt đất") và các quy tắc DRC đặc biệt.

Tôi không chắc chắn cách bạn làm điều đó trong Eagle, nhưng trong Altium, mọi người tạo ra thành phần "ảo ngắn" rất giống với những gì bạn đã mô tả. Bạn đề cập đến vấn đề nan giải: Làm cho các miếng đệm chồng lên nhau trên thành phần "ảo ngắn", than ôi, gây ra lỗi DRC. Làm cho các miếng đệm tách biệt trên thành phần "ảo ngắn", than ôi, làm cho các phần không được kết nối điện đúng cách. Có một sự lựa chọn thứ ba, một giải pháp cho vấn đề nan giải:

Làm cho các miếng đệm của thành phần "ảo ngắn" cực kỳ gần nhau, nhưng không chồng chéo - 0,002 triệu (2 microinch) thiếu tiếp xúc. Sau đó sửa các quy tắc DRC để, đối với một thành phần đặc biệt này, chúng không gây ra lỗi giải phóng mặt bằng. Một khoảng cách nhỏ như kính hiển vi thực sự không thể được tạo ra trên PCB - trong sản xuất, nó sẽ bị rút ngắn, như bạn mong muốn.

Có cách nào để xem có lẽ Henry Ott đã đúng, và một mặt phẳng duy nhất không bị gián đoạn cho mọi thứ - tương tự, kỹ thuật số và sức mạnh - có thể hoạt động tốt nhất không?

Một chút muộn nhưng vẫn còn, đây là cách để làm điều đó:

Để có được 2 căn cứ khác nhau là đơn giản. Thêm một biểu tượng mặt đất trong sơ đồ của bạn, sau đó cung cấp cho nó một giá trị mới. Bây giờ hãy chuyển đến các thuộc tính của biểu tượng mặt đất đó và một tùy chọn bổ sung sẽ có sẵn với nội dung 'ghi đè tên thiết bị'. Bỏ chọn tùy chọn đó.

Bây giờ, vẽ một dây lưới vào biểu tượng mặt đất và đặt tên cho dây đó là AGND chẳng hạn. Bây giờ biểu tượng mặt đất của bạn sẽ có cùng tên mạng. Bây giờ cung cấp cho biểu tượng mặt đất của bạn một giá trị một lần nữa nói rằng AGND để làm rõ hơn một chút rằng mặt đất đó là AGND chứ không phải mặt đất khác chẳng hạn.

Dưới đây là một số hình ảnh để làm cho nó rõ ràng hơn một chút. Nhìn vào phía dưới bên trái của màn hình cho các tên tín hiệu để bạn có thể thấy rằng nó hoạt động.

một cái gì đó làm việc cho tôi, là định hình hình học đa giác của mặt phẳng mặt đất sao cho nó xung quanh mặt phẳng kia

Các mặt phẳng vẫn được kết nối thông qua một qua một chân IC, nhưng vì các lưới có cùng tên và vì hình học không cho phép lấp đầy, Eagle không kết nối trực tiếp cả hai