Tôi đang giải thích một bóng bán dẫn cho ai đó và tôi nhận ra: Tôi không thực sự hiểu một số khái niệm chính ở mức độ thấp. Cứu giúp?

(Câu chuyện dư thừa được loại bỏ.)

Tôi đã giải thích về MOSFET, CMOS và cổng logic cho ai đó và nhận ra tôi đã không nắm bắt được một số khái niệm cũng như tôi nghĩ.

Nó lên đến đỉnh điểm khi anh ta vẽ một bóng bán dẫn duy nhất, đặt hai đầu vào ở cổng và nguồn và đầu ra ở cống, và nói "Tại sao đây không phải là cổng AND?"

Tôi đã do dự, sau đó nói rằng bảng chân lý cho mạch đó sẽ có Z (trở kháng cao) là đầu ra khi cổng là 0 và nguồn là 1, và đó không phải là AND.

Nhưng sau đó tôi nhận ra rằng tôi không hiểu Z lắm. Đó là trở kháng cao, có nghĩa là ít / không có dòng chảy. Nhưng điều đó có giống như tình huống giữa hai điểm ở 0V không?

Vì vậy, câu hỏi của tôi:

1. Nếu dòng điện là dòng điện tử, làm thế nào để chúng đi qua kênh tích điện dương trong loại n?
2. Trong loại p, cơ thể dù sao cũng thiếu điện tử, vậy dòng chảy khi điện áp không được đặt vào cổng như thế nào?
3. 0V và Z khác nhau như thế nào?

Nếu dòng điện là dòng điện tử, làm thế nào để chúng đi qua kênh tích điện dương trong loại n?

Tham khảo hình 1 bên dưới. Trong MOSFET chế độ tăng cường loại N, thiết lập điện trường thông qua cổng, lớp điện môi và đế loại P. Điện trường này hút các electron lên qua chất nền loại P và "tạo ra" một kênh điện tử (kênh N) dưới lớp điện môi. Khi VGS> Vth, cường độ trường đủ để tạo ra (và duy trì) dưới lớp điện môi, một lớp electron kéo dài giữa các cực nguồn và cống, và nếu thì bóng bán dẫn bắt đầu dẫn dòng giữa các cực của nguồn và cực của nó .$V_{gs}$$V_{DS}>0$

Hình 1. MOSFET chế độ tăng cường loại N

Như được hiển thị trong Hình 1, chất nền (B) được kết nối với nguồn (S), được kết nối với cực âm của nguồn cung cấp, đóng vai trò là nguồn của các electron được đưa vào đế loại P . Trong hình 2, ba thanh dọc đại diện cho cống, chất nền (với đầu mũi tên) và các yếu tố nguồn (từ trên xuống dưới). Lưu ý rằng chất nền được kết nối bên trong với nguồn trong cả MOSFET loại N và loại P.

Hình 2. Các biểu tượng sơ đồ cho chế độ tăng cường MOSFETS

Trong loại p, cơ thể dù sao cũng thiếu điện tử, vậy dòng chảy khi điện áp không được đặt vào cổng như thế nào?

Cả MOSFETS chế độ tăng cường loại N và loại P đều là thiết bị "thường tắt"; bóng bán dẫn chỉ BẬT khi điều kiện VGS> Vth được thỏa mãn. Khi VGS <Vth, bóng bán dẫn TẮT (điện trở rất cao giữa các cực cống và cực nguồn).

Hình 3. MOSFET chế độ tăng cường loại P

Mặt khác, các FET chế độ cạn kiệt là các thiết bị "thường BẬT". "FET Junction" (JFE) là một ví dụ về thiết bị chế độ cạn kiệt. Hãy xem xét JFE kênh N trong Hình 4. Khi , dòng điện ngay lập tức bắt đầu chảy qua thiết bị. Điện áp phân cực ngược được áp dụng cho cổng JFE của kênh N so với nguồn của nó ( ) tạo ra một điện trường hạn chế kênh thoát nước mang theo dòng chảy tức là, trường "làm cạn kiệt" số điện tích sóng mang trong kênh hiện tại, do đó làm giảm dòng chảy. Với độ lệch nguồn cổng âm đủ, cường độ điện trường hoàn toàn "chèn ép" dòng điện trong kênh nguồn thoát và dòng chảy giảm xuống khoảng 0 ampe.$V_{DS}>0$$V_{GS}<0$

Hình 4. Các bóng bán dẫn hiệu ứng trường nối

0V và Z khác nhau như thế nào?

Điện áp là sự khác biệt tiềm năng. Cho hai nút khác nhau trong một mạch, các nút A và B, mỗi nút có tiềm năng điện riêng (với các đơn vị Volts).

Nếu , sau đó .$V_{AB}=0$$potential@A = potential@B$

Khi thiết kế mạch, người thiết kế mạch tùy ý chọn một nút, ví dụ nút B, là nút "tiềm năng tham chiếu" và tất cả các điện áp (chênh lệch tiềm năng) trong mạch được đo tương đối với nút tham chiếu (thường được gọi là nút tham chiếu (thường được gọi là nút tham chiếu (thường được gọi là nút tham chiếu) nút "mặt đất"). Điện thế tại nút tham chiếu đã chọn được chỉ định là "zero volt" (0V) để tất cả các điện áp khác trong mạch là phần bù dương hoặc âm từ 0.

Trạng thái trở kháng cao, hay "Z cao", đề cập đến một điều kiện trong mạch bán dẫn oxit kim loại bổ sung (CMOS) trong đó cặp MOSFET chế độ tăng cường loại P và loại N đều được TẮT.

PMOS  NMOS  Q
-----------------------
OFF   OFF   HIGH Z
ON    OFF   LOGIC HIGH
OFF   ON    LOGIC LOW

Trong hình 5, khi cả hai bóng bán dẫn PMOS và NMOS đều TẮT, có điện trở rất lớn giữa các nguồn cung cấp điện (VDD và VSS) và đầu ra Q. Do đó, dòng điện xấp xỉ bằng 0 chảy vào hoặc ra khỏi đầu cực Q khi CMOS thiết bị ở trạng thái "Z cao". Lưu ý rằng có thể có điện áp khác không tại Q so với nút tham chiếu / nút nối đất của mạch; tuy nhiên, ở trạng thái Z cao, trở kháng đầu ra tại Q cao đến mức sẽ có xấp xỉ 0 ampe chảy vào hoặc ra khỏi đầu Q.

Hình 5. Mạch CMOS

1. Nếu dòng điện là dòng điện tử,

Nó không thể. Hiện tại là dòng điện tích . Nó có thể được mang bởi các electron (hoặc lỗ, hoặc ion) nhưng nó không giống như sự chuyển động của chính các electron.

Làm thế nào để chúng đi qua kênh tích điện dương trong loại n?

Nó không bị tính phí. Điện trường được tạo bởi điện áp trên Cổng thay đổi điện trở của kênh thông qua Hiệu ứng trường .

2. Trong loại p, dù sao thì cơ thể cũng thiếu electron,

Đó không hẳn là thiếu electron, nhưng không gian trong mạng tinh thể nơi các electron có thể vừa. Không có lỗ, tất cả các electron sẽ liên kết với các nguyên tử của chúng, vì vậy tinh thể sẽ là một chất cách điện. Các lỗ trống cung cấp không gian mà các electron có thể nhảy vào, để lại các lỗ khác phía sau chúng trở thành dòng chảy của dòng điện.

Vậy làm thế nào để dòng điện khi điện áp không được áp dụng cho cổng?

Trong chế độ tăng cường MOSFET, dòng điện không chảy khi điện áp Cổng tới Nguồn bằng không.

0V và Z khác nhau như thế nào?

0V là mức logic. 'Z' (Z cao hoặc trở kháng cao) là một mạch mở (OC). Vì một mạch mở lấy bất kỳ điện áp nào được đặt vào, một đồng hồ được nối với Mặt đất sẽ cho thấy không có sự khác biệt giữa 0V và 'Z'. Chúng có thể được phân biệt bằng cách áp dụng điện áp thông qua một điện trở kéo lên . Một đầu ra được giữ tích cực ở 0V sẽ giữ ở 0V, nhưng đầu ra OC sẽ tăng lên điện áp ở đầu kia của điện trở.

Đầu ra mạch mở rất hữu ích cho các mạch AND có dây trong đó một số đầu ra có thể cần được nối với một đầu vào, ví dụ. đầu vào INT trên CPU cảm nhận nhiều nguồn ngắt. Nó cũng được sử dụng để kiểm soát truy cập vào một xe buýt chung , trong đó một thiết bị tại một thời điểm đặt tín hiệu trên xe buýt trong khi các thiết bị khác được giữ ở mức Z cao.