Hiệu quả rất có thể là mạch thiết lập lại đang trải qua "điều kiện cuộc đua".
Kiểm tra với một thiết bị thực sự sẽ là một ý tưởng thực sự tốt.
Bảng dữ liệu TI CD4017 tại
bảng dữ liệu ONSEMI CD14017BD
Lưu ý rằng như thể hiện trong mạch của bạn, kết nối Q7 đến Mr hoàn toàn "bất hợp pháp" và tạo ra điều kiện cuộc đua 'bất cứ điều gì cũng có thể xảy ra'.
Bởi vì:
Khi Mr thấy điều kiện thiết lập lại, nó ngay lập tức bắt đầu quá trình thiết lập lại để loại bỏ điều kiện gây ra nó. Các thanh ghi bên trong có thể được thiết lập lại chậm hơn IC là để xác nhận lại Q7 - trong trường hợp đó bạn có một tập hợp các điều kiện bên trong không xác định.
Đặt lại độ rộng xung là 500 ns trường hợp xấu nhất ở 5 V và đặt lại để giải mã độ trễ của đầu ra là 500 ns điển hình và 1 trường hợp xấu nhất ở 5V BUT không có chỉ định tối thiểu và phải chịu tải điện dung và điện trở ...
Bộ đếm là bộ đếm Johnson 5 tầng với 5 lần lật nhưng 10 đầu ra, không giống như giai đoạn có 10 flipflops cần được đặt về 0 và mỗi lần chỉ có một "đầu ra cao". một hỗn hợp các nút bật và tắt được giải mã để tạo ra một đầu ra duy nhất và đặt lại một số có thể gây ra (mà không lội qua logic giải mã Johnson) một trạng thái mới khác nhau và có thể không liên quan
Việc thêm độ trễ RC trong mạch đặt lại Q7 vào Mr reset sẽ có nhiều khả năng việc đặt lại đúng sẽ xảy ra trong thực tế.
Chi tiết: Một kết quả bất hợp pháp [tm] :-) nhưng kết quả thực tế thường tốt hơn có thể đạt được bằng cách kết nối một điện trở từ Q7 với Mr và một tụ điện nhỏ từ Mr xuống đất. ví dụ: 1k Q7-Mr và 0,1 uF Mr xuống đất cho hằng số thời gian là 100 chúng tôi trong dòng thiết lập lại. Có thể 10k và 10 nF có thể hoạt động tốt trong thực tế hoặc một số hỗn hợp - độ trễ thiết lập lại có thể chấp nhận tối đa phụ thuộc vào tốc độ đồng hồ, nhưng trong trường hợp của bạn, đồng hồ 1 Hz làm cho nó "khá khoan dung".
Điều này đảm bảo rằng điện áp cao vẫn còn trên Mr sau khi được loại bỏ khỏi Q7.
Thông số kỹ thuật của Vih và Vil trùng nhau theo cách mà bạn không thể đảm bảo rằng nếu Vih đạt JUST và sau đó rơi chậm thì Vih sẽ được duy trì trong một thời gian nhỏ (do đó cho phép thiết lập lại để tiến hành đúng cách) nhưng trong thực tế, điều này rất có khả năng với một sự chậm trễ RC hơn không có một.
Tùy thuộc vào trình giả lập của bạn tốt như thế nào, nó có thể đáp ứng với thực tế là bạn đang áp dụng (5-VLED) / 330 - V ??? cho tất cả các đầu ra tắt - điều này thường có thể gây ra kết quả lạ vì không có chỉ số chính thức cho điện áp được áp dụng vào đầu ra. Tôi nói V ??? như bạn chưa nêu màu LED hoặc Vf và điều này ảnh hưởng đến kết quả tiềm năng.
Điều này rất không chắc chắn về hiệu quả vì bạn thường thiên về tất cả các đèn LED tắt. Nếu chúng là điốt Si, chúng sẽ không tiến hành. Nếu là "đèn LED thực" thì chúng sẽ không có sự dẫn điện lớn cho đến khi sự cố ngược của chúng đạt được = cao hơn một chút so với ở đây. Trong một mô hình bất cứ điều gì có thể xảy ra.
Chỉ quan tâm - tải đầu ra:
Ổ đĩa được chỉ định tối đa CD4017 rất khiêm tốn và nhiều người dùng vượt quá nó - nói chung là không bị trừng phạt, nhưng nếu Murphy quyết định chơi trò chơi, bạn không thể phàn nàn. Trong biểu dữ liệu, bạn sẽ thấy rằng ở 5V, bạn có thể rút ra 4.2 mA điển hình và 2.5 mA phút ở 25C với nguồn cung cấp 5V VÀ đầu ra được tải xuống 2.5V.
Nếu Vf = 2V (màu đỏ) thì I LED ở mức 5V = (5-2) / 330 = 9 mA và I LED ở mức tải 2.5V = (2.5-2) / 330 = 1.5 mA. Vì vậy, Voutput điển hình sẽ nằm trong phạm vi 2.5V đến 5V.
