Mục đích của thời gian lấy mẫu ADC là gì?

Tôi đang cố gắng để hiểu việc sử dụng thời gian lấy mẫu ADC?

ADC tôi có thời gian lấy mẫu lập trình là 100nsec / 500nsec và 1uSec. Trường hợp sử dụng chính của thời gian lấy mẫu dài hơn là gì, tại sao bạn không sử dụng 100nsec cho mỗi tín hiệu?

[Tôi cũng nghe đôi khi thời gian lấy mẫu được gọi với tên thay thế. Tôi quan tâm đến mẫu mạch và giữ thời gian ngay trước khi chuyển đổi]

Câu hỏi thêm: điều gì xảy ra nếu tín hiệu thay đổi biên độ trong thời gian lấy mẫu? Nếu nó đang giảm hoặc tăng? ADC sẽ chiếm vị trí cuối cùng của tín hiệu hay nó tạo ra một số loại trung bình? Nếu tính trung bình, cơ sở cho việc này là gì, nó hoạt động như thế nào?

Đặc điểm của ADC:

Tụ: tối thiểu 4pF, tối đa: tbd

điện trở chuyển đổi: 1,5K phút, tối đa 6k

thời gian lấy mẫu: 100nsec, 500nsec (có các tùy chọn dài hơn nhưng không liên quan)

Nhiều mạch đầu vào ADC sẽ kết nối một tụ điện với trạng thái sạc không thể đoán trước với đầu vào mà chúng sắp lấy mẫu. Nếu đầu vào là nguồn trở kháng rất thấp và sẽ không "nhúc nhích", điều này sẽ không gây ra vấn đề gì; điện dung đó sẽ nhanh chóng phù hợp với điện áp trên đầu vào. Nếu đầu vào là nguồn có trở kháng vừa phải nhưng có điện dung rất thấp, việc kết nối điện dung đó có thể làm nhiễu điện áp trên đầu vào, nhưng điện áp trên đầu vào sẽ tương đối nhanh chóng trở về giá trị chính xác. Nếu đầu vào là nguồn có trở kháng cao hoặc trung bình và có một lượng điện dung rất lớn của riêng nó (ví dụ đối với ADC 12 bit, nó vượt quá điện dung lấy mẫu của ADC với hệ số vài nghìn) và nếu bài đọc không được thực hiện quá thường xuyên, tụ điện lớn có thể được coi là một nguồn trở kháng thấp mà sẽ không "

Nếu ADC chờ đủ lâu giữa việc kết nối điện dung đầu vào và đọc, mọi nhiễu loạn gây ra bởi việc chuyển đổi điện dung đầu vào sẽ có khả năng giải quyết. Mặt khác, có một số tình huống trong đó thời gian giải quyết như vậy là không cần thiết nhưng đọc nhanh là được. Làm cho thời gian thu thập được lập trình cho phép cả hai loại tình huống được điều chỉnh.

Tôi giả sử bạn đang nói về một ADC có tụ điện lấy mẫu (ví dụ: ADC xấp xỉ liên tiếp, là loại phổ biến nhất).

Nếu bạn đang nói về một ADC với bộ ghép kênh tích hợp, thời gian lấy mẫu là rất quan trọng, bởi vì nó cho phép điện áp trên tụ lấy mẫu của ADC ổn định sau khi chuyển từ kênh trước đó. (Thông tin thêm về vấn đề này trong một mục blog tôi đã viết .)

Nếu bạn đang nói về một ADC với một kênh duy nhất, thời gian lấy mẫu vẫn rất quan trọng, mặc dù nó chỉ lấy mẫu một tín hiệu, bởi vì điện áp trên tụ lấy mẫu của ADC cần bắt kịp tín hiệu đó khi được kết nối lại với đầu vào và được sạc từ điện áp trước của nó sang điện áp mới. Nếu bạn có tín hiệu đầu vào băng thông chậm, đây không phải là vấn đề lớn, nhưng nếu bạn có tín hiệu đầu vào thay đổi tương đối nhanh, bạn cần đảm bảo rằng tụ lấy mẫu bắt kịp với nó, bằng cách cho phép đủ thời gian lấy mẫu.

Một ví dụ chi tiết hơn cho ADC tín hiệu đơn:

So sánh tần số tín hiệu của bạn với tần số lấy mẫu. Giả sử đó là sóng hình sin 10kHz thông qua tần số lấy mẫu 100kHz. Đó là sự thay đổi pha 36 độ giữa các mẫu. Trường hợp xấu nhất là khi tín hiệu của bạn chuyển qua 0 (giống như độ dài ngày thay đổi nhanh nhất tại các điểm cân bằng hơn là tại điểm chí mạng); sin (+18 độ) - sin (-18 độ) = 0,618. Vì vậy, nếu bạn có sóng hình sin biên độ 1V (ví dụ: -1V đến + 1V hoặc 0 đến 2V nếu bù), sự khác biệt giữa các mẫu có thể cao đến 0,618V.

Có một điện trở khác giữa pin đầu vào và tụ lấy mẫu ADC - ở mức tối thiểu, đó là điện trở chuyển đổi lấy mẫu, nhưng nó cũng có thể bao gồm điện trở bên ngoài nếu bạn có bất kỳ; đó là lý do tại sao bạn hầu như luôn luôn đặt ít nhất một số tụ điện lưu trữ cục bộ ở đầu vào của bất kỳ ADC lấy mẫu nào. Tính toán hằng số thời gian RC và so sánh với thời gian lấy mẫu để xem xét sự phân rã điện áp thoáng qua sau khi kết nối lại tụ lấy mẫu với điện áp đầu vào. Giả sử thời gian lấy mẫu của bạn là 500nsec và hằng số thời gian RC trong câu hỏi là 125nsec, nghĩa là thời gian lấy mẫu của bạn là 4 hằng số thời gian. 0,618V * e ^ (- T / tau) = 0,618V * e ^ (- 4) = 11mV -> điện áp tụ điện lấy mẫu ADC vẫn giảm 11mV so với giá trị cuối cùng của nó. Trong trường hợp này, tôi muốn nói rằng thời gian lấy mẫu quá ngắn. Nói chung, bạn phải nhìn vào số bit ADC và chờ một số thứ như hằng số thời gian 8 hoặc 10 hoặc 12. Bạn muốn bất kỳ điện áp nhất thời phân rã xuống dưới 1/2 LSB của ADC.

Mong rằng sẽ giúp ....