Điều gì tuyệt vời về CMOS?


31

Tôi đã đọc rất nhiều chủ đề ở đây. Tôi đọc một số người nói rằng tôi thích "có đặc điểm CMOS", v.v., cũng như trong một số bảng dữ liệu (như AVR), họ nói rằng nó có đặc điểm CMOS, v.v ... Tôi có nhớ từ "Tương thích với CMOS" không?

Vậy tại sao có "đặc điểm CMOS" khiến mọi người tự hào?

Câu trả lời:


42

Logic (chất bán dẫn oxit kim loại bổ sung) có số lượng các đặc tính mong muốn:

  1. Trở kháng đầu vào cao. Tín hiệu đầu vào là các điện cực dẫn động với một lớp cách điện (oxit kim loại) giữa chúng và những gì chúng đang điều khiển. Điều này cung cấp cho họ một lượng nhỏ điện dung, nhưng sức đề kháng gần như vô hạn. Dòng vào hoặc ra của đầu vào CMOS được giữ ở một mức chỉ là rò rỉ, thường là 1 LauA hoặc ít hơn.

  2. Các đầu ra tích cực lái cả hai cách.

  3. Các đầu ra là khá nhiều đường sắt-đường sắt.

  4. Logic logic tiêu thụ rất ít năng lượng khi được giữ ở trạng thái cố định. Tiêu thụ hiện tại đến từ việc chuyển đổi khi các tụ điện được sạc và xả. Thậm chí sau đó, nó có tỷ lệ công suất / tốc độ tốt so với các loại logic khác.

  5. Cổng CMOS rất đơn giản. Cổng cơ bản là một biến tần, chỉ có hai bóng bán dẫn. Điều này cùng với mức tiêu thụ năng lượng thấp có nghĩa là nó cho vay rất tốt để tích hợp dày đặc. Hoặc ngược lại, bạn nhận được rất nhiều logic cho kích thước, chi phí và sức mạnh.


19

Nó đề cập đến cách các cổng được xây dựng trên IC. CMOS là viết tắt của MOS bổ sung (chất bán dẫn oxit kim loại), sử dụng cả PMOS và NMOS (tức là bổ sung) để xây dựng logic.
CMOS nhanh, có quạt lớn và sử dụng ít năng lượng hơn các công nghệ khác.

Các họ khác là TTL (logic bóng bán dẫn, NPN / PNP vẫn được sử dụng), ECL (logic kết hợp bộ phát - nhanh nhưng tiêu thụ nhiều năng lượng - vẫn được sử dụng ở các dạng khác nhau) DTL (logic bóng bán dẫn diode - cũ) và RTL (bóng bán dẫn điện trở logic (cũ hơn)

"Tương thích với CMOS" hoặc "Tương thích với TTL" được sử dụng thường xuyên để mô tả các mức điện áp cần thiết cho logic 1 và 0.


Tôi có thể đang thiếu một cái gì đó, nhưng không phải là viết tắt của CMOS chỉ là 'Chất bán dẫn oxit kim loại bổ sung'. MOSFET là Transitor hiệu ứng trường bán dẫn oxit kim loại (một miệng hoặc năm). Theo cách hiểu của tôi, logic CMOS được tạo thành từ MOSFET, nhưng cả hai không đồng nghĩa với nhau.
Alexios

@Alexios - Có, bạn đã đúng - đã sửa. Bộ não của tôi đã thêm FET vì một số lý do - tôi có nghĩa là chỉ đặt "MOS bổ sung" giả sử hầu hết dân gian biết MOS là viết tắt của từ gì.
Oli Glaser

Tôi nghĩ đó không phải là vấn đề, vì MOS mô tả các vật liệu được sử dụng, trong khi FET là nguyên lý vật lý được sử dụng bởi bóng bán dẫn, vì vậy tôi không nghĩ rằng đó là vấn đề để gắn chúng lại với nhau.
clabacchio

1
@clabacchio - có lẽ là không, nhưng nó chỉ vì mục đích rõ ràng vì nó được gọi là CMOS, không phải là CMOSfet.
Oli Glaser

15

Oli và Olin đã giải thích những điểm mạnh của CMOS, nhưng hãy để tôi lùi lại một bước.

TL: DR: Logic bổ sung cho phép dao động điện áp đầu ra từ đường ray đến đường ray và các bóng bán dẫn MOSFET là một công nghệ rất có thể mở rộng (có thể thu được hàng tỷ bóng bán dẫn trên một bề mặt nhỏ) với một số tính chất rất hữu ích (so với BJT).

Tại sao lại là CMOS?

Sự cần thiết của các cổng bổ sung là do thực tế là khái niệm cổng đơn giản nhất dựa trên ý tưởng kéo lên và kéo xuống; điều này có nghĩa là có một thiết bị (một bóng bán dẫn hoặc một bộ bóng bán dẫn) kéo mức cao nhất (đến '1') và một thiết bị khác để kéo nó xuống (đến '0').

NMOS cải tiến, là MOSFET hoạt động tốt nhất, cần một VGS>VT>0,7Vđể bật và cho phép một dòng chảy; vì lý do này, nó hoạt động tốt như một thiết bị kéo xuống, nhưng không tốt như kéo lên (nó tắt trước khi cho phép điện áp đầu ra tăng lên VDD). Do đó, ý tưởng sử dụng pMOS, hoạt động kém hơn một chút (vì các lỗ di chuyển chậm hơn so với điện tử, nhưng đây là một câu chuyện khác) nhưng hoạt động hoàn hảo như một lực kéo lên.

Vì vậy, bổ sung ('C' trong CMOS) vì bạn sử dụng hai thiết bị hoạt động theo cách ngược lại và do đó bổ sung cho nhau. Sau đó, logic đảo ngược vì nMOS (kéo xuống) yêu cầu điện áp đầu vào cao ('1') để bật và pMOS yêu cầu điện áp thấp ('0').

Nhưng tại sao MOS tốt?

Và một số thông tin bổ sung: như Olin cũng cho biết, lý do chính cho sự lan rộng của công nghệ MOSFET là vì nó là một thiết bị phẳng, có nghĩa là phù hợp để chế tạo trên bề mặt của chất bán dẫn.

Điều này là do, như bạn có thể thấy trong hình, xây dựng MOSFET (đây là kênh n, kênh p trong cùng chất nền đòi hỏi một vùng pha tạp bổ sung gọi là n-well) về cơ bản bao gồm pha tạp hai vùng n + và đặt cổng và các tiếp điểm (rất đơn giản hóa).

http://en.wikipedia.org/wiki/File:Lateral_mosfet.svg

Các bóng bán dẫn BJT ngày nay cũng được chế tạo theo công nghệ tương tự MOS, có nghĩa là "khắc" trên bề mặt, nhưng về cơ bản chúng bao gồm ba lớp bán dẫn pha tạp khác nhau, vì vậy chúng chủ yếu dành cho công nghệ rời rạc. Trên thực tế, cách chúng được chế tạo đang tạo ra ba lớp này ở các độ sâu khác nhau trong silicon và (chỉ để đưa ra ý tưởng), trong công nghệ gần đây, chúng chiếm một diện tích theo thứ tự micromet bình phương hoặc hơn, trong khi các bóng bán dẫn MOS có thể được xây dựng trong công nghệ <20nm (cập nhật giá trị này thường xuyên), với diện tích tổng thể có thể theo thứ tự khoảng dưới 100 nm². (ảnh bên phải)

http://openbookproject.net/electricCircuits/Semi/SEMI_2.html

Vì vậy, bạn có thể thấy rằng, được thêm vào các thuộc tính khác, một bóng bán dẫn MOSFET phù hợp hơn nhiều (trong công nghệ ngày nay) để đạt được Tích hợp quy mô rất lớn, hoặc VLSI.

Dù sao, bóng bán dẫn lưỡng cực vẫn được sử dụng rộng rãi trong các thiết bị điện tử tương tự, vì tính chất tuyến tính tốt hơn của chúng. Ngoài ra, một BJT nhanh hơn một MOSFET được chế tạo với cùng một công nghệ (có nghĩa là kích thước bóng bán dẫn).

CMOS vs MOS

Lưu ý rằng CMOS không tương đương với MOS: vì C là 'Bổ sung', nên nó là một cấu hình cụ thể (ngay cả khi được sử dụng rộng rãi) cho các cổng MOS, trong khi các mạch tốc độ cao thường sử dụng logic động, nhằm mục đích cơ bản là giảm điện dung đầu vào của cổng. Trong thực tế, cố gắng đẩy công nghệ đến giới hạn, có hai công suất cổng (như CMOS có) ở đầu vào là một nguyên nhân làm giảm hiệu suất. Bạn có thể nói rằng nó đủ để tăng dòng được phân phối ở giai đoạn trước nhưng, để làm ví dụ, tốc độ sạc gấp 2 lần yêu cầu dòng sạc gấp 2 lần, nghĩa là độ dẫn gấp 2, đạt được với độ rộng kênh gấp 2 lần và - bất ngờ - tăng gấp đôi điện dung đầu vào.

Các cấu trúc liên kết khác, như logic bóng bán dẫn, có thể đơn giản hóa cấu trúc của một số cổng nhất định và đôi khi đạt được tốc độ cao hơn.

Về giao diện

Thay đổi chủ đề, khi nói về vi điều khiển và giao diện, điều quan trọng cần nhớ là trở kháng đầu vào cao của cổng CMOS rất quan trọng để đảm bảo rằng các chân Đầu vào / Đầu ra không bao giờ bị trôi nổi (nếu chúng có bảo vệ, điều này được đảm bảo bên trong) cổng có thể được tiếp xúc với tiếng ồn bên ngoài và giả định các giá trị không thể đoán trước (với khả năng chốt và thiệt hại có thể). Vì vậy, nói rằng một thiết bị có đặc điểm CMOS cũng nên tư vấn cho bạn về điều này.


Làm thế nào là logic động bóng bán dẫn đơn được sử dụng trong các thiết kế hiện đại? Tôi biết rằng nó đã được sử dụng trong các thiết kế NMOS như chip video của 6502 hoặc Atari 2600, nhưng tôi nghĩ nó sẽ yêu cầu sử dụng các lần kéo thụ động hoặc khoảng thời gian nạp tiền theo chu kỳ. Kéo lên thụ động rõ ràng sẽ không hiệu quả về năng lượng cũng như nhanh chóng và khoảng thời gian nạp tiền theo chu kỳ dường như cũng không có lợi cho tốc độ. Có một số mẹo tôi không quen thuộc?
supercat

Tôi biết lý thuyết, vì vậy tôi không biết ai thực hiện chính xác nó, nhưng có lẽ nhiều người biểu hiện. Xem ra cho logic Domino, hoặc logic NORA; trong các hệ thống đường ống, bạn có thể sử dụng đồng hồ để điều khiển pha sạc và bạn có thể xen kẽ nó qua nhiều giai đoạn hơn để sử dụng tất cả các cạnh của đồng hồ. Vì vậy, nó dựa trên logic động, nhiều hơn là tải thụ động.
clabacchio

Tôi nhớ lại việc đọc về logic Domino trong khóa học VLSI của tôi, nhưng có vẻ như rất nhiều thiết kế đang nghiêng về các đường ống để có các hoạt động trên mỗi chu kỳ đồng hồ đầu vào và tôi không thấy cách đó sẽ hoạt động với logic Domino.
supercat

Oh, pipelining và domino logic hoàn toàn tương thích! Một giai đoạn domino chỉ sử dụng nMOS hoặc chỉ pMO phải không? Hãy tưởng tượng rằng bạn có tầng của giai đoạn n và giai đoạn p: khi đồng hồ rơi, giai đoạn n sẽ ở chế độ nạp tiền trong khi giai đoạn p đánh giá đầu vào ... hoặc bạn chỉ có thể sử dụng các thanh ghi ...
clabacchio

8

Nếu bạn biết các lựa chọn thay thế đã có trước đó hoặc trước đó là CMOS đủ nhanh để cạnh tranh, bạn sẽ hiểu rằng đó là một công nghệ tuyệt vời.

Các lựa chọn thay thế là TTL, LS-TTL, P- hoặc NMOS.

Không có mức tiêu thụ năng lượng thấp của công nghệ CMOS, không có microprossess nào hiện tại thậm chí gần với khả năng sử dụng thực tế.

Bộ vi xử lý ngày mai có mật độ năng lượng (công suất tiêu tán trên mỗi vùng chip) tương tự như của tấm nấu. Hãy tưởng tượng mật độ năng lượng của các công nghệ thay thế sẽ cao hơn 100 hoặc 1000 lần.


6

Chỉ cần thêm vào những gì người khác đã trả lời, một trong những lý do nhà sản xuất chip sẽ quảng cáo phần của họ là tương thích với CMOS hoặc có đầu ra CMOS thực tế, điều đó có nghĩa là bạn có thể sử dụng chip của họ với tất cả các CMOS và CMOS khác- chip tương thích.

Ví dụ: nếu bạn có bộ vi điều khiển hoặc đồ họa có chân I / O CMOS, thì bạn có thể sử dụng nó với chip logic keo CMOS, hoặc EEPROM CMOS hoặc ADC ADC. Có tất cả các bộ phận này sử dụng giao diện được tiêu chuẩn hóa có nghĩa là bạn (hầu hết) biết rằng bạn có thể nối tất cả chúng với nhau và chúng sẽ hoạt động.


3

CMOS đề cập đến một công nghệ để tạo ra các mạch tích hợp (vì vậy nó không áp dụng cho các thiết bị thụ động như điện trở). Các công nghệ khác tồn tại , như TTL và NMOS.

Một lợi thế lớn của CMOS là nó sử dụng ít năng lượng hơn các công nghệ khác. Thiết kế CMOS có mức tiêu thụ năng lượng tĩnh gần như bằng không. Chỉ trong quá trình chuyển đổi, CMOS mới sử dụng một lượng điện năng không đáng kể, nhưng ngay cả khi đó nó vẫn cực kỳ nhỏ khi chuyển đổi nhanh chóng , theo thứ tự picosecond cho các thiết kế thực tế nhanh nhất. (Đó là lý do tại sao vi điều khiển tiêu thụ nhiều năng lượng hơn ở tần số xung nhịp cao hơn, vì tần số cao hơn có nghĩa là chuyển đổi thường xuyên hơn.)

Tất cả điều đó có nghĩa là nhiệt thải ít hơn và các mạch tích hợp dày đặc hơn (tức là dấu chân IC nhỏ hơn cho cùng một chức năng). Nếu thiết bị của bạn chạy bằng pin hầu hết thời gian hoặc phải càng nhỏ càng tốt (ví dụ: điện thoại thông minh), đây là một chiến thắng rất lớn.


-3

Về cơ bản chúng tôi được phân loại họ logic trong TWO loại 1) họ logic đơn cực 2) họ logic bipol, các IC của họ này được xây dựng bằng thiết bị đơn cực như MOSFET. Ngoài ra, nó còn được gọi là họ logic logic ex 1) PMOS 2)


2
" Về cơ bản chúng tôi được phân loại các họ logic ", tôi từ chối nhận mình là một gia đình logic.
Harry Svensson
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.