(Câu hỏi này xảy ra với tôi là kết quả của một câu hỏi khác ở đây.)

Tôi thường khó tính trong việc sử dụng các tụ tách rời gần tất cả các chân nguồn trên IC, lớn và nhỏ, analog hoặc kỹ thuật số. Tôi cũng sử dụng năng lượng và máy bay mặt đất trong thiết kế PCB khi có thể. Nói chung, tôi cố gắng sử dụng "thực hành tốt" để có được thiết kế mạnh mẽ đáng tin cậy. Và, như tôi có thể nói, tôi đã thành công.

Câu hỏi là, các chỉ số của tách rời không đầy đủ là gì. Giả sử tôi quyết định không bao gồm các nắp bypass ở các chân nguồn của vi điều khiển hoặc bộ thu phát CAN, hoặc một cái gì đó khác.

Có một số chỉ số rõ ràng như vi điều khiển tự động thiết lập lại, nhưng phải có những vấn đề tinh tế hơn mà tôi thậm chí không thể nhìn thấy, hoặc có thể không quy kết cho việc tách rời không đầy đủ.

Các triệu chứng là hầu hết thời gian mọi thứ sẽ ổn, ngoại trừ đôi khi nó có thể không. Điều này có thể phụ thuộc vào dữ liệu và rất khó để tái tạo.

Hãy suy nghĩ về những gì đang xảy ra. Một số chip đột nhiên tăng nhu cầu hiện tại của nó. Điều đó khiến điện áp nguồn tức thời của nó giảm xuống một mức nào đó khi hoạt động chính xác không còn được đảm bảo. Ngay cả khi không, sự thay đổi nhanh chóng của điện áp có thể gây ra sự cố.

Rất khó để dự đoán chính xác sự cố đó có thể là gì và ở ngưỡng điện áp hoặc đạo hàm của điện áp xảy ra ở mức nào. Một dòng dữ liệu có thể được giải thích tạm thời ở trạng thái sai. Một flip-flop có thể được lật. Bạn không biết. Bất cứ điều gì xảy ra cũng là một chức năng của nhiệt độ, thậm chí làm nóng không đều của khuôn. Hãy thử tái tạo chính xác từ thử nghiệm này sang thử nghiệm tiếp theo.

Vì vậy, điểm mấu chốt là mọi thứ có thể bị lung lay. Có lẽ. Đôi khi.

Các vấn đề bạn nhận được sẽ thay đổi rất nhiều tùy thuộc vào mạch được sử dụng và IC được sử dụng. Tôi nghĩ rằng cách tốt nhất của bạn không phải là tìm kiếm một hành vi có vấn đề cụ thể của mạch mà chỉ kiểm tra trực tiếp điện áp Vcc-GND của bạn trên phạm vi của bạn càng gần càng tốt với chân của IC.

Trong quá trình hoạt động, bạn sẽ thấy một đường thẳng (điện áp DC thuần). Nếu bạn nhận được gợn sóng, đây là một đầu mối cho thấy việc tách rời của bạn là không đủ. Bạn phải xem điện áp cho tất cả các trạng thái mà mạch của bạn có thể có và trong một khoảng thời gian dài. Gợn sóng có thể xuất hiện định kỳ trong khi truyền kỹ thuật số chỉ cho mẫu. Ngoài ra, bạn phải lặp lại phép đo này cho tất cả các IC trên PCB của bạn ngay cả khi chúng ở trên cùng một bus công suất.

Tần số của Ripple là rất quan trọng vì nó sẽ cho bạn biết loại tụ điện nào bạn cần để làm giảm gợn cụ thể này. Ví dụ, gợn tần số thấp (dưới 1 kHz) sẽ được lọc dễ dàng bằng Tụ nhôm trong khi gợn tần số cao (100 kHz hoặc 1 Mhz) sẽ dễ dàng được lọc hơn bằng tụ điện màng hoặc tụ gốm.

Biên độ của Ripple sẽ cho bạn ý tưởng về việc Farad tụ điện tách rời của bạn phải là bao nhiêu.

Tôi nghĩ rằng phương pháp này là tốt nhất để chắc chắn rằng mạch của bạn không bị phân tách kém thay vì tìm kiếm hành vi mạch lạ / không nhất quán.

Tôi có một câu trả lời dễ dàng và ngắn gọn hơn:

Khi bạn có sức mạnh không đủ, bạn sẽ nhận được tất cả các loại vấn đề kỳ lạ thường không liên quan đến nhau và thoạt nhìn dường như không thể giải thích.

Câu trả lời này có 4 phần: jitter, power-gate-driver, ADC và dataeye / PAM lắng.

Thông số jitter của bạn sẽ không thể đạt được và phát lại âm thanh của bạn sẽ 'ồn ào'. Phasenoise của bạn (còn gọi là jitter) sẽ không thể đạt được và liên kết không dây của bạn thậm chí có thể không đồng bộ hóa; tỷ lệ lỗi bit hoặc lỗi gói của bạn sẽ không được chấp nhận; các liên kết không dây song công của bạn (dự định cho phép truyền và nhận đồng thời) sẽ rất tuyệt vời vì phasenoise gần máy phát sẽ trực tiếp đi vào phần phổ được lên kế hoạch cho máy thu.

Đối với các IC điều khiển công suất, được đưa ra các đầu dẫn GND và VDD dài, dự kiến ​​các đường ray ban đầu sẽ sụp đổ và sau đó đổ lên trên, cao hơn VDD. Bằng 5 hoặc 10 volt, được cung cấp 3cm dây dẫn trong Cbypass không có bề mặt, hoặc không có mặt phẳng đất.

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

Do đó, ............ tự hủy là kết quả của các tụ bỏ qua không cục bộ.

Mạch cộng hưởng là các cuộn cảm dẫn và C_well_substrate trên chip nhỏ hơn nhiều so với PCB Cbypass.

[sửa] Về OpAmps và ADC: Các phép đo của bạn sẽ hiển thị SPREAD MÃ rộng. Vout opamp của bạn sẽ không bao giờ giải quyết, vì VDD của chúng đang đổ chuông ở tần số cao và xuất hiện trực tiếp trên Vout của OpAmp, được ADC số hóa.

DataEye của bạn sẽ bị xáo trộn, ồn ào, với các đỉnh không bằng phẳng, do đó không gây nhiễu Inter Interference bởi vì VDD không bao giờ yên tĩnh, chưa bao giờ giải quyết và Ripple VDD thổi thẳng qua tín hiệu OpAmps của bạn vì OpAmps có 0dB PSRR ở mức cao (vòng dây dẫn-tụ điện) tần số.

Chất lượng cung cấp, tính toàn vẹn tín hiệu và lề cho lỗi!

Nếu bạn đã biết DVT có nghĩa là gì và thực hiện DFM, DFT và DVT nghiêm ngặt trên thông số kỹ thuật thiết kế, thì có thể muốn xem xét thêm kiểm tra độ tin cậy độ nhạy trong kế hoạch Kiểm tra Xác thực Thiết kế của bạn. Điều này bao gồm: buộc điện áp cung cấp đến giới hạn +/- 10% và thay đổi tần số tinh thể +/- giới hạn để tìm kiếm các lỗi chức năng (còn gọi là kiểm tra sơ đồ Schmoo). - Bạn làm tương tự với hi / lo Temp và %% cao trong khi truyền nhiễu xung 1A bằng cách sử dụng vòng lặp trên các chip, tìm kiếm các rãnh có trở kháng cao với các nguồn trở kháng cao không thể triệt tiêu nhiễu ghép.
- Bạn có thể đánh hơi bảng với dây nối đất thăm dò ngắn và nhìn vào máy phân tích phổ hoặc phạm vi có độ nhạy tối đa để tìm nhiễu và sau đó đưa nhiễu trở lại bằng vòng lặp kích thước tương tự từ máy phát xung DIY 1 amp tìm kiếm các vấn đề chức năng.

Giống như dự đoán khi nào thủy tinh sẽ vỡ, các hệ thống nhị phân trong một thế giới tương tự hoạt động hoàn hảo cho đến khi nó vỡ.

Để hiểu được lề cho các lỗi có triệu chứng, người ta phải hiểu tiếng ồn đến và đi.

NOISE có thể được đo chính xác và xác định sai số.

• Nguồn: bằng cách dẫn, cảm ứng hoặc khớp nối C
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$là ít hơn prop. sự chậm trễ,$t_D$ trên đường đua.

    • ESD cho khung gnd cũng là EMI kết hợp với sự dịch chuyển mặt đất hoặc nhiễu tín hiệu.

• điểm đến: bằng cách dẫn, cảm ứng hoặc khớp nối C
  • PSRR: Mỗi cổng đều có vùng tuyến tính nhưng không giống như Op Amps có sai lệch nguồn hiện tại, tỷ lệ loại bỏ nhiễu cung cấp là không tuyến tính và chỉ rất quan trọng trong khi chuyển đổi khi cả trình điều khiển Nch và Pch đều hoạt động và không chỉ truyền nhiễu từ cả hai đường ray hoặc đường sắt đến đầu ra. Nhiễu cung cấp chênh lệch giữa gửi và nhận ngụ ý sự thay đổi ngưỡng cho điểm chuyển tiếp cực đại trong thời gian xác định xem có nhiều chuyển đổi có thể vượt qua cổng hay không. Khi công tắc được tiến hành đầy đủ, trở kháng / phản ứng theo dõi có thể cao hơn nhiều so với trở kháng trình điều khiển thay đổi từ 22 đến 33 hoặc 50 +/- 20% Ohms cho các họ logic điện áp khác nhau. (> 300 Ohms cho loạt CD4000 cũ)

Dòng điện gây ra bởi các vòng tín hiệu lớn thay vì chuyển qua các mặt phẳng Cap to Vss: Vdd gần đó (các mặt phẳng có độ tự cảm thấp)

Chúng ta có thể dự đoán tất cả các kết quả truyền thông nhị phân dưới dạng tín hiệu tương tự tỷ lệ nhiễu, SNR, với hàm xác suất hoặc tỷ lệ lỗi bit. (BER).

• Vậy SNR của Logic là gì?

  • 40dB là tốt (<1% Vpp), 30 dB là công bằng, 20 dB là kém (10% Vpp)

• Có một tỷ lệ lỗi bit cho bất kỳ tín hiệu logic?
  • Có nhưng nó thường rất lớn một cách lố bịch, cho đến khi bạn không tuân theo Quy tắc thiết kế cho các mặt phẳng công suất / mặt đất và mũ tách rời. Sau đó, nó có thể trở nên thực tế nhỏ nếu bạn bỏ qua việc tách rời hoặc quá phức tạp để tính toán nó để bạn luôn kiểm tra tỷ lệ ký quỹ trước khi đi vào sản xuất quan trọng trong đó chi phí thất bại cao.
  • Tín hiệu là gì?
  • Vss, Vdd từng được coi là tín hiệu đến một số điểm tham chiếu gần chip nhận hoặc gửi.
  • Tiếng ồn là gì?
  • Một nhiễu loạn đủ nhỏ không thể dễ dàng nhìn thấy nhưng đủ lớn để khiến thiết kế của bạn thất bại, ngay sau khi bạn gửi nó. ;) tương đương với "Thổi một quả mâm xôi"
  • Về cơ bản, bất cứ thứ gì không phải là tín hiệu dạng sóng biểu dữ liệu.
  • Ngưỡng đầu vào là gì?
  • xấp xỉ Vss / 2 +/- x% hoặc 1.3V cho cả 74HCTxx và RS-232 (vâng đúng vậy)
  • Là gì $V_{oh(min)}$ và $V_{ol(max)}$ ?
  • đây là các mức đầu ra (hi / lo) trong Thông số kỹ thuật của IC. đối với mỗi họ logic được thiết kế để cung cấp biên độ nhiễu tốt (TRONG TRƯỜNG HỢP NHẤT) Nó không đảm bảo hệ thống của bạn không có lỗi EMI! Các mức này hiện tại cũng xác định trình điều khiển Ron hoặc$RdsOn$trở kháng (tối đa) cho Hi (1) và Thấp (0). Thông thường 25 ohms trong logic 74ALV và 50 ohms trong logic 74HC.
  • Là gì $V_{oh(min)}$ và $V_{ol(max)}$? Đây là các mức ký quỹ được xác định để đảm bảo chuyển đổi đáng tin cậy.
  • do đó, chúng ta thấy có một mức độ nhiễu vốn có trong thiết kế Logic với sự khác biệt giữa các mức này và ngưỡng chuyển đổi đầu vào Vth thực sự. Đối với TTL, bạn có thể đo lường điều này trên bất kỳ đầu vào nổi nào với đầu dò xuống đất. Đối với CMOS, bạn có thể kiểm tra bất kỳ cổng nào có phản hồi âm R như 1Mohm và quan sát đây là ngưỡng đầu vào trong vùng tuyến tính với mức tăng điện áp ít nhất là 10 trên mỗi cổng bên trong. Cổng NAND là 3 giai đoạn đảo ngược nên có mức tăng tuyến tính> 1k. Điều này đã đúng trên tất cả các gia đình CMOS, mà tôi đã thấy.

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

Không hiển thị là ESR 100 ohm của điốt và điện dung đầu vào và nhiều chi tiết khác.

Có những lý do tuyệt vời để sử dụng một mặt phẳng công suất và mặt đất riêng biệt càng gần nhau càng tốt để tăng điện dung giữa lúc đó. Độ tự cảm của hình vuông là giống nhau cho toàn bộ PCB hoặc tụ điện nhỏ. Có nhiều lý do tốt để chọn 0,01uF trên 0,1uF và ngược lại nếu bạn chọn gốm, SRF với dòng đồng hồ đồng bộ và bố cục theo dõi. Bạn có thể đánh giá vấn đề tiếng ồn của mình bằng cách đánh hơi bằng vòng lặp phạm vi và đo tính toàn vẹn tín hiệu của nguồn cung cấp mà không cần kẹp đất sử dụng các kết nối đầu và nòng 1cm trên đầu dò 10: 1> 300 MHz.

Tìm hiểu để kiểm tra Độ ồn của bạn trong mọi thiết kế

• thường được lên kế hoạch trong DVT ngay cả khi bạn có nhiều kinh nghiệm về EMI. Bằng cách gần (1cm) kiểm tra đánh hơi RF và tiêm nhiễu.

Hãy nhớ trong bố cục của bạn rằng khoảng cách vòng lặp không chỉ xác định độ tự cảm của đường dẫn mà diện tích của vòng lặp xác định mức nhiễu của trường EH.

Các triệu chứng chức năng của lỗi tiếng ồn logic là bất cứ điều gì bất ngờ, khi bạn ít mong đợi nhất