So sánh: sin nhiễu sóng vuông, nhiễu pha bao nhiêu?

Trong mạch, một bộ so sánh được sử dụng để chuyển đổi tín hiệu hình sin thành sóng vuông. Tuy nhiên, tín hiệu đầu vào không phải là một sóng hình sin sạch, nhưng có một số nhiễu được thêm vào nó.

Bộ so sánh được cho là lý tưởng và có độ trễ lớn hơn nhiều so với tín hiệu nhiễu, do đó không có tiếng chuông ở giao điểm 0 của sóng hình sin.

Tuy nhiên, do nhiễu trên tín hiệu đầu vào, bộ so sánh chuyển đổi sớm hơn hoặc muộn hơn một chút so với sóng hình sin sạch, do đó sóng vuông được tạo ra có một số nhiễu pha.

Biểu đồ dưới đây minh họa hành vi này: đường cong màu xanh là sóng hình sin đầu vào nhiễu và đường cong màu vàng là sóng vuông do bộ so sánh tạo ra. Các đường màu đỏ hiển thị các giá trị ngưỡng trễ dương và âm.

Với mật độ phổ của nhiễu trên tín hiệu đầu vào, làm thế nào tôi có thể tính được nhiễu pha của sóng vuông?

Tôi muốn làm một phân tích thích hợp về điều này, nhưng chưa thể tìm thấy bất kỳ tài nguyên nào về chủ đề này. Bất kỳ sự giúp đỡ nào cũng được đánh giá cao!

XÁC NHẬN: Tôi muốn phân tích nhiễu pha được tạo ra bởi mạch đã cho và KHÔNG hỏi về cách giảm nhiễu!

Nhiễu chỉ được lấy mẫu một lần cho mỗi lần vượt 0 hoặc hai lần cho mỗi chu kỳ của tín hiệu 1 MHz. Do đó, miễn là băng thông của nhiễu rộng hơn đáng kể so với 1 MHz, phổ của nó được gấp nhiều lần thành băng thông 1 MHz của tín hiệu được lấy mẫu và bạn có thể coi PSD của nhiễu pha về cơ bản là bằng phẳng trong băng thông đó.

Biên độ của nhiễu pha đầu ra có liên quan đến biên độ của nhiễu tín hiệu đầu vào theo độ dốc của sóng hình sin (tính bằng V / Âm) tại các điện áp ngưỡng so sánh. Phân tích đơn giản hơn nếu các ngưỡng đối xứng xung quanh điện áp trung bình của hình sin, cho cùng một độ dốc cho cả hai. Biên độ của nhiễu pha (tính bằng tiếng Đức) chỉ đơn giản là điện áp nhiễu chia cho độ dốc, theo bất kỳ đơn vị nào bạn muốn sử dụng, chẳng hạn như giá trị RMS của nhiễu có phân phối Gaussian. Nói cách khác, PDF của nhiễu pha giống như PDF của nhiễu điện áp gốc (sau khi chia tỷ lệ).

Tùy thuộc vào cách mật độ quang phổ được cung cấp, về cơ bản là asin

Xác định lỗi pha do độ trễ:

$\Theta_{low} = sin^{-1}(-0.3)$

$\Theta_{high} = sin^{-1}(0.3)$

Đây là lỗi pha hoàn toàn do độ trễ nếu áp dụng một hình sin thuần túy.

Giả sử bạn có hoặc đã chuyển đổi mật độ quang phổ của bạn thành cường độ và bằng nhau giả sử nó được phân phối bình thường. tạo MEAN và 1 độ lệch chuẩn.

THẤP:

$\Theta_{low_error\_mean} = sin^{-1}(-0.3) - sin^{-1}(-0.3 + mean)$

$\Theta_{low\_error\_+\sigma} = sin^{-1}(-0.3) -sin^{-1}(-0.3 + \sigma)$

CAO:

$\Theta_{high\_error\_mean} = sin^{-1}(0.3) - sin^{-1}(0.3 + mean)$

$\Theta_{high\_error\_+\sigma} = sin^{-1}(0.3) -sin^{-1}(0.3 + \sigma)$

Với giá trị trung bình và độ lệch chuẩn "lỗi pha", bạn có thể xây dựng lại đường cong phân phối lỗi pha.

Tuy nhiên ... nếu mật độ phổ không được phân phối bình thường, bạn sẽ cần rút ra lỗi tại một số điểm cụ thể để xây dựng lại đường cong lỗi pha cụ thể cho thông tin bạn có

Đối với tín hiệu nhiễu ngẫu nhiên của Npp khoảng 10% với tín hiệu Vpp so sánh tỷ số cực đại - cực đại, có thể thấy rằng nếu tín hiệu là dạng sóng tam giác thì nhiễu biên độ được chuyển thành nhiễu pha trong phương trình tuyến tính trong đó S / N = 1 mỗi cạnh có T / 2 jitter pp.

Tuy nhiên, biên độ của thành phần cơ bản sin là 81% của dạng sóng tam giác Vpp và do đó độ dốc của nó là 1/81% hoặc 1,23 dốc hơn do đó độ nhiễu pha giảm xuống 81% tỷ lệ với độ trễ được đặt ở mức cao hơn mức nhiễu tối đa .

Do đó, jitter trên mỗi cạnh là 81% tỷ lệ Vpp / Npp. Có thể chỉ ra rằng độ dốc khớp với sóng tam giác khi Npp đạt 75% tỷ lệ Vpp hoặc Vpp / Npp là 1,33.

Thông thường các lỗi jitter được đo bằng công suất nhiễu RMS và năng lượng trên mỗi bit và xác suất lỗi thống kê, nhưng điều này được thể hiện từ góc độ của câu hỏi đối với jitter thời gian trong bất kỳ khoảng thời gian đo nào.

Điều này bỏ qua mọi lỗi không đối xứng có thể do bù DC hoặc phản hồi đầu ra dương của bộ so sánh không được đặt đúng. Sự thay đổi pha và jitter cạnh cũng tỷ lệ với 81% tỷ lệ SNR nghịch đảo% Npp / Vpp cho các mức dưới khoảng 20%.

ví dụ: Xem xét Độ nhiễu là 10% theo tỷ lệ pp thì mỗi cạnh sẽ có độ dao động là 8.1% của T / 2

là hình thức tôi đã sử dụng trong hơn 2 thập kỷ.

Tôi đã làm việc tại một công ty máy bộ đàm, người đã chuyển đổi từ các mô-đun RF 50_ohm nhỏ sang các mạch tích hợp. Nhu cầu năng lượng ít hơn nhiều, tuổi thọ pin dài hơn nhiều. Nhưng tiếng ồn pha gần ngăn cản việc vận chuyển sản phẩm, bởi vì máy phát sẽ làm giảm độ nhạy của bất kỳ máy thu nào gần đó; họ cần mức phasenoise là -150dbc / rtHz và không biết làm thế nào để khắc phục vấn đề của họ. Dòng XUỐNG. Không vận chuyển. Sử dụng công thức trên và đưa ra các giả định về bộ tổng hợp tần số của chúng và rbb 'của các thiết bị điều khiển dòng lưỡng cực prescaler, chúng tôi dự đoán tổng Rnoise của bộ tổng hợp trước phải nhỏ hơn 6.000 ohms. Chúng tôi đã chọn lọc sức mạnh, chỉ khi toán học / vật lý dự đoán sức mạnh phải được đốt cháy.

Trong ONNN Semi PECL, sử dụng Băng thông 10GegaHertz và Rnoise là 60 Ohm (1nV / rtHz), với Slewrate là 0,8v / 40picos giây, TimeJitter là Vnoise = 1nV * sqrt (10 ^ 10) = 1nV RMS. SlewRate là 20 volt / nano giây. TimeJitter là 100uV RMS / (20v / nS) = 5 * 10 ^ -6 * 10 ^ -9 = 5 * 10 ^ -15 giây RMS.

Mật độ phổ của jitter là gì? Chúng tôi chỉ đơn giản thu nhỏ lại theo sqrt (BW) là 10 ^ 5, mang lại 5 * 10 ^ -20 giây / rtHz.

Đối với câu hỏi của bạn: 1MHz, 1voltPeak, 20dB SNR và Tj = Vnoise / SR, chúng tôi có Vnoise = 1V / 10 = 0.1vRMS (bỏ qua mọi tỷ lệ sin-đỉnh-rms) SlewRate = 6,3 triệu volt / giây, theo TimeJitter = 0,1 /6.3Mega v / Sec = 0.1 * 0.16e-6 = 0.016e-6 = 16 nano giây giây RMS.

EDIT / ENHANCE: chuyển đổi một tội lỗi thành squarewave. Một trong những rủi ro nhất trong số này là chuyển đổi một tội lỗi CrystalOscillator thành một squarewave đường sắt. Bất kỳ sự ngẫu nhiên, hoặc không nhận thức được các trình tạo rác ẩn, đều dẫn đến đồng hồ vi điều khiển jittery điển hình. Trừ khi toàn bộ chuỗi tín hiệu, từ các bộ khuếch đại và bộ khuếch đại giao diện của XTAL và phân phối đồng hồ được cung cấp các đường ray điện riêng, cuối cùng bạn sẽ bị đảo lộn thời gian rõ ràng nhưng không ngẫu nhiên, thay vào đó phụ thuộc vào sự sụp đổ của VDD được kích hoạt bởi năng lượng liên quan đến chương trình yêu cầu. Tất cả các mạch chạm, hoặc sai lệch bất kỳ mạch nào chạm vào, cạnh đồng hồ, nên được phân tích bằng cách sử dụng

Các cấu trúc ESD là một vấn đề. Tại sao cho phép các tụ điện 3pF (điốt ESD) ghép các sự kiện nhu cầu năng lượng liên quan đến chương trình MCU vào tội lỗi sạch từ CRYSTAL? Sử dụng VDD / GND riêng. Và thiết kế chất nền và giếng để kiểm soát phí. Để băng qua từ miền XTAL vào miền MCU, hãy sử dụng hệ thống lái dòng điện vi sai với dây thứ 3 để đi dọc theo các điểm chuyến đi dự kiến.

Làm thế nào là nghiêm trọng? Xem xét chuông MCU điển hình là 0,5 voltsPP. Chạy nó vào một 3pF ESD và sau đó vào Cpi 27pF, chúng ta sẽ giảm được 10: 1 (bỏ qua mọi điện cảm), hoặc 0,05 voltPP áp đặt trên đỉnh tinh thể 2voltPP. Ở tốc độ 10 MHz, SlewRate --- d (1 * sin (1e + 7 * 2pi * t)) / dt --- là 63MegaVolts / giây. Vnoise của chúng tôi là 0,05. Các jitter ngay tại thời điểm đó là

Tj = Vn / SR = 0,05 volt / 63e + 6 volt / giây == 0,05 / 0,063e + 9 ~ ~ 1 nano giây Tj.

Điều gì sẽ xảy ra nếu bạn sử dụng PLL để nhân 10 MHz lên đến 400 MHz cho đồng hồ MCU? Giả sử các FlipFlop chia cho 400 (8 trong số chúng) có 10Kohm Rnoise, với 50 cạnh picosecond trên 2 volt. Giả sử các FF có băng thông 1 / (2 * 50pS) = 10GHz.

Mật độ nhiễu ngẫu nhiên FF là 12nanoVolts / rtHz (4nv * sqrt (10Kohm / 1Kohm)). Tổng tiếng ồn tích hợp là sqrt (BW) * 12nV = sqrt (10 ^ 10Hz) * 12nV = 10 ^ 5 * 1.2e-9 == 1.2e-4 = 120 microVolts rms mỗi FF. 8FF là sqrt (8) lớn hơn. Chúng tôi sẽ giả sử một số tiếng ồn cổng và tạo ra yếu tố sqrt (9): 120uV * 3 == 360uVrms.

SlewRate là 25 picosecond / volt hoặc 40Billion Volts / giây.

Tj = Vn / SR = 0,36 milliVolts / 40Billion volt / giây = 0,36e-3 / 0,04e + 12 = 9e-15 giây Tj.

Có vẻ khá sạch sẽ, phải không? Ngoại trừ FlipFlips có khả năng ZERO để từ chối thùng rác VDD. Và rác cơ chất đang tìm kiếm một ngôi nhà.

Theo lời khuyên, bạn có thể giảm tiếng ồn bằng cách thêm bộ lọc thông thấp vào thiết kế của mình trước khi đi vào bộ so sánh. Điều này sẽ cắt các tần số cao hơn của tín hiệu của bạn, đó là nhiễu trong trường hợp này.

Để tính tần số của nhiễu pha, bạn có thể sử dụng FFT hoặc thực hiện phân tích phổ của tín hiệu. Phổ tần số sẽ cung cấp cho bạn tần số tín hiệu của bạn cộng với tần số của nhiễu không mong muốn.

Phổ tần số của tín hiệu miền thời gian là biểu diễn của tín hiệu đó trong miền tần số. Phổ tần số có thể được tạo thông qua biến đổi Fourier của tín hiệu và các giá trị kết quả thường được trình bày dưới dạng biên độ và pha, cả hai được vẽ so với tần số.

Suy ra một phương trình cho tín hiệu bạn đang nhận và thực hiện một biến đổi Fourier để có được biên độ và pha được vẽ theo tần số.

Với mật độ phổ của nhiễu trên tín hiệu đầu vào, làm thế nào tôi có thể tính được nhiễu pha của sóng vuông?

Đây chỉ là một suy nghĩ về cách có thể đạt được một giá trị ...

Tôi nghĩ rằng tôi đã bị cám dỗ sử dụng PLL (vòng khóa pha) để tạo ra một squarewave từ VCO của nó theo dõi tín hiệu cơ bản cơ bản. Bộ so sánh schmitt của bạn là một khởi đầu tốt và có thể cung cấp PLL độc đáo. Đầu ra từ bộ so sánh pha của PLL sẽ cần được lọc thông thấp rất thấp để điện áp điều khiển đến VCO của PLL sẽ rất trơn tru và gây ra hiện tượng jitter tối thiểu trên VCO.

Đầu ra thô từ bộ so sánh pha sẽ là thước đo rất tốt của nhiễu pha. Nếu không có nhiễu pha, đầu ra đó sẽ rất đều đặn.

Dù sao, đó chỉ là một ý nghĩ.