Nếu các tấm silicon mà bộ vi xử lý được chế tạo rất nhạy cảm đến nỗi công nhân mặc bộ đồ đặc biệt thì làm thế nào để có thể xử lý một bộ xử lý?

Tôi đã xem nhiều video trên YouTube trong đó mọi người xóa bộ xử lý và sau đó áp dụng chất lỏng tốt hơn để làm mát bộ xử lý. Ví dụ: i5 & i7 Haswell & Ivy Bridge - Hướng dẫn FULL Delid - (Phương pháp Phó)

Tuy nhiên tôi cũng thấy rằng những người làm việc trong fab đang mặc trang phục đặc biệt, bởi vì các tấm silicon cực kỳ nhạy cảm với tất cả các loại hạt.

Điều gì thực sự xảy ra khi xóa bộ xử lý?

Tấm wafer cực kỳ nhạy cảm trong quá trình sản xuất, bởi vì nếu bất kỳ hạt bụi hoặc bụi bẩn nào lắng xuống nó giữa bất kỳ bước quy trình nào, thì các bước quy trình sau sẽ thất bại tại điểm bị ô nhiễm.

Sau khi quá trình sản xuất kết thúc và con chip nhận được lớp cuối cùng, bụi sẽ không còn làm phiền nó nữa.

Tôi sẽ mạo hiểm đoán rằng các CPU máy tính để bàn có nắp đậy trải nhiệt trên chúng sẽ nhận được một xử lý bề mặt thích hợp để áp dụng dán nhiệt đã chọn.

Một điều không được đề cập bởi các câu trả lời khác là không chỉ riêng con chip rất nhạy cảm với bụi. Đó cũng là các tấm in thạch bản được sử dụng để in các lớp điện trở cho từng giai đoạn của quy trình.

Hình ảnh từ Wikipedia

Quang học cực kỳ tiên tiến được sử dụng để chiếu ánh sáng thông qua những "âm bản phim" cơ bản này lên lớp điện trở trên tấm wafer. Những tiêu cực này lớn hơn nhiều lần so với các tính năng thực tế để giúp giảm ảnh hưởng của lỗi trong tấm, nhưng kích thước tính năng chỉ lớn hơn khoảng 4-5 lần. Ánh sáng tia cực tím được chiếu qua chúng và tập trung xuống các kích thước phù hợp để phơi bày điện trở ở độ phân giải phù hợp. Với công nghệ xử lý hiện tại đạt tới 10nm, các tấm litho này phải "hoàn hảo" vì chúng dựa vào các kỹ thuật nhiễu xạ để in các tính năng nhỏ hơn nhiều lần so với bước sóng ánh sáng được sử dụng. Nếu một bụi bẩn bám vào một trong những tấm này, nó sẽ phá hỏng mọi con chip sau đó được in với khu vực đó của tấm litho.

Một lớp thụ động là bước cuối cùng, không bao gồm bầu khí quyển. Lớp này được hình thành bằng cách cho wafer vào oxy nhiệt độ cao (tốc độ tăng trưởng thấp) hoặc hơi nước (tốc độ tăng trưởng cao). Kết quả là silicon-dioxide, 1.000 Angstroms dày.

Các cạnh của mạch tích hợp thường được bảo vệ chống lại sự xâm nhập của ion, với "vòng đệm" trong đó các kim loại và bộ cấy được làm thon xuống đế silicon nguyên chất. Nhưng hãy cẩn thận; vòng đệm là một đường dẫn dọc theo cạnh của IC, do đó cho phép truyền nhiễu dọc theo cạnh của IC.

Để hệ thống trên chip thành công, bạn cần sớm đánh giá sự phá vỡ trong nguyên mẫu silicon của mình, để bạn biết sự xuống cấp của sự cô lập, thiệt hại đối với tiếng ồn, gây ra bởi tiếng ồn xác định được đưa vào quá mức khu vực nhạy cảm của IC. Nếu việc niêm phong bơm 2 milliVolts rác, trên mỗi cạnh đồng hồ, bạn có thể mong đợi đạt được hiệu suất 100 nanoVolt không? Oh, phải, trung bình khắc phục tất cả các tệ nạn.

EDIT Việc bỏ qua một số mạch tích hợp phù hợp chính xác sẽ làm thay đổi các ứng suất cơ học đặt trên silicon và nhiều bóng bán dẫn, điện trở, tụ điện trên đó; thay đổi ứng suất làm thay đổi biến dạng phút của silicon dọc theo trục tinh thể và thay đổi phản ứng áp điện, làm thay đổi vĩnh viễn các nguồn lỗi điện bên dưới trong các cấu trúc khớp. Để tránh lỗi này, một số nhà sản xuất sử dụng các tính năng nâng cao (bóng bán dẫn bổ sung, lớp doping thêm, v.v.) để thêm các hành vi sử dụng trong khi sử dụng; trong trường hợp này, cứ sau mỗi lần bật nguồn, mạch tích hợp sẽ tự động chạy qua một chuỗi hiệu chuẩn.

Như @WhatRoughBeast đã lưu ý chính xác trong nhận xét, CPU chết được đặt trên PCB không để lộ bất kỳ cấu trúc tốt nào, nằm ở phía bên kia của khuôn. Thậm chí có những CPU giá rẻ được bán mà không có nắp, như thế này:

Nếu bạn nhìn kỹ hơn , bạn sẽ thấy rằng CPU không chỉ tồn tại trong bụi và dán nhiệt mà còn có một vài vết trầy xước và một góc bị nứt, điều đó rõ ràng có nghĩa là không có gì quan trọng ở phía bên này.

Chìa khóa ở đây, như WhatRoughBeast và PlasmaHH đã nói, là việc không tiếp xúc với các bộ phận nhạy cảm của CPU. Chỉ mặt phẳng phía dưới dường như được phơi bày (một đặc trưng điển hình của thiết kế chip lật).

Người ta có thể có khuynh hướng nghĩ rằng nếu con chip không bị lật nhưng có một lớp thụ động thì con chip sẽ được bảo vệ đủ. Thật không may, điều đó sẽ chỉ cứu con chip khỏi các hạt chứ không phải từ bất kỳ thiệt hại ngẫu nhiên nào khác xảy ra do nắp bị văng ra, như các liên kết dây bị hỏng và các cấu trúc 3D bị nghiền nát (cầu không khí).

Ngoài ra, lớp thụ động không phải lúc nào cũng có mặt vì nó có thể làm suy giảm nghiêm trọng quá trình đúc ở tần số cao - điều này thường xảy ra với MMIC (mạch tích hợp vi sóng nguyên khối). Tôi sẽ không dựa vào nó nếu tôi không biết tích cực rằng nó ở đó.

Trong trường hợp này, tôi thấy nhiều mối nguy hiểm hơn từ chính quá trình xóa sổ hơn là từ con chip bị phơi nhiễm trong môi trường không sạch sau khi bị lừa.