MOSFE Dual N / P-Channel chết vì khói

8

Tôi đã xây dựng mạch MOSFET kép kéo N-MOS & P-MOS sau đây. Mục đích của nó là điều khiển một số đèn LED bên ngoài từ bộ vi xử lý 3.3V.

Tuy nhiên, dường như có một vấn đề, trong đó chip MOSFET kép SI SI4554DY-T1-GE3 Dual N / P-Channel chết một cái chết khói bốc khói khủng khiếp, khi kết nối như trong sơ đồ bên dưới.

Khói xuất hiện ngay cả khi không có tải được kết nối và MOSFET không được chuyển đổi (không hoạt động).

Theo như tôi có thể thấy trong biểu dữ liệu , không có giới hạn nào (V [GS] <20V, V [DS] <40V) bị vượt quá.

Bạn có thể giúp xác định vấn đề? Cảm ơn bạn!

sơ đồ

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

— Johis
nguồn

2

Điện áp cổng khi bạn kết nối 12V là gì? Có lẽ cả hai mosfet đang tiến hành, rút ngắn lẫn nhau. Ngoài ra, tại sao bạn sử dụng kéo đẩy cho việc này? N-mosfet không làm gì hữu ích trong việc điều khiển đèn LED của bạn ...

— marcelm

1

Khi bạn sử dụng nguồn điện, bạn đang dựa vào R2 để sạc cổng của hai MOSFET. Việc này mất bao lâu và dòng chảy qua chúng trong thời gian đó là bao lâu?

— Dave Tweed

1

Bạn có thể thêm một công tắc giữa 12 V và nơi nó cấp nguồn cho M1 không? Bằng cách đó, bạn có thể cung cấp nguồn 12 V và để nó ổn định và ổ đĩa cổng ổn định trước khi bạn cấp nguồn cho mạch kéo đẩy. Điều đó sẽ loại trừ thời gian tăng chậm của PSU dẫn đến cả hai thiết bị tiến hành cùng một lúc. Tôi cũng sẽ thử giảm lực kéo 47 K xuống 4K7 để có thời gian tăng mạnh hơn nhiều trong khi nó sạc cổng, mặc dù tôi nghĩ đó không phải là nguyên nhân.

— TonyM

1

Có lẽ có một cái gì đó để làm với 222A chugging qua đó khi cả hai cùng bật một lúc ..

— Trevor_G

2

Phần thực sự được cài đặt trên bảng là 51K. Tại sao mọi người cứ khăng khăng cho chúng tôi xem sơ đồ không phản ánh đúng thực trạng của họ? Các nhà chỉ định tham khảo đều sai.

— Dave Tweed

7

Cấu hình Push-Pull của bạn được đảo ngược. MOSFE kênh N được cho là được kết nối với + ve rail và MOSFET kênh P phải được kết nối với đường ray -ve. Mạch của bạn sẽ nổ tung vì cả hai MOSFET sẽ bật trong một khoảng thời gian khi đầu vào thay đổi từ thấp đến cao hoặc cao xuống thấp. Điều này sẽ gây đoản mạch và bạn sẽ có được làn khói ma thuật!

Xin vui lòng xem liên kết tham khảo dưới đây:

http://www.talkingelectronics.com/projects/MOSFE/MOSFET.html

— vivekkholia
nguồn

Tôi chắc chắn rằng thiết kế nên chính xác. Tôi đã sử dụng thiết kế đẩy-kéo nhiều lần. Sự khác biệt bây giờ là tôi đang sử dụng một thành phần với MOSFET kép, so với việc sử dụng các MOSFET riêng lẻ trong quá khứ. Tìm kiếm trình điều khiển mosfet nửa cầu, cả hai thiết kế dường như là phổ biến.

— Johis

1

@Johis có một sự khác biệt đáng kể trong thời gian chuyển đổi của các mosfet. Ngay cả khi bạn có thể đảm bảo tín hiệu cổng đến đồng thời, SILL vẫn có thời gian "cả hai". Tôi đề nghị bạn nên lái các cổng riêng biệt hoặc thêm một số điện cảm trong đường dây điện với một diode bay ngược để cắt bỏ các gai.

— Trevor_G

1

@Johis, tôi cảm thấy buồn vì tôi đã xem xét điều này sớm hơn, khi tôi kiểm tra các nguồn FET của bạn được kết nối chính xác trên PCB của bạn. Nhưng kế hoạch của bạn sẽ hoạt động ... nếu cổng của bạn có thời gian tăng và thời gian thực sự tăng nhanh. Để tránh các vấn đề này, nó tốt hơn nhiều và dễ sử dụng lược đồ ngược lại, được hiển thị bởi các liên kết của vivekkholia. Điều đó đảm bảo rằng cả hai FET đều tắt khi điện áp cổng chuyển qua 'vùng chết' giữa rất cao và rất thấp. Tôi đã được hiển thị điều này trên một ổ đĩa động cơ một vài thập kỷ trước, nên đã phát hiện ra nó.

— TonyM

1

@Johis nếu bạn phải sử dụng cùng một cấu hình bạn đang sử dụng, thì hãy xem xét việc điều khiển MOSFET riêng lẻ. Cho phép thời gian chết để đảm bảo chúng không được tiến hành cùng một lúc.

— vivekkholia

1

@WhatRoughBeast Nó không đơn giản là sai . Nó có lẽ không liên quan đến câu hỏi. Tôi cũng đã nói một số thứ thêm trước khi đăng nó. Loại bỏ nó mặc dù.

— vivekkholia

3

Các mạch kéo đẩy của thiết kế đó nổi tiếng là hợp nhất do vô tình bật đồng thời cả hai mosfet.

Rõ ràng, điều này có thể xảy ra trong quá trình chuyển đổi, nhưng nó cũng có thể xảy ra khi nguồn được cấp cho mạch. Xung hiện tại thường rất ngắn, tuy nhiên, các thiết bị mosfet càng nhỏ thì càng có nhiều khả năng xảy ra lỗi trên một hoặc cả hai.

Như vậy, khi sử dụng các trình điều khiển kéo đẩy đường ray như thế này, cần phải có một số biện pháp bảo vệ để đảm bảo rằng dòng điện không thể tăng vọt qua cầu.

Dưới đây là một ví dụ sử dụng một cuộn cảm nội dòng như một cuộn cảm hiện tại.

sơ đồ

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

L1 và D1 trong sơ đồ trên phải có kích thước để hạn chế thời gian tăng của dòng điện nhỏ hơn đáng kể so với thời gian chuyển mạch của các mosfet.

Điện trở R2 nên được đưa vào để buộc mạch vào một trạng thái cụ thể trong khi logic đang điều khiển nó đang bật nguồn. Điều này đặc biệt đúng nếu tín hiệu bắt nguồn từ một vi mô ban đầu được cấu hình là chân trở kháng cao. Việc điện trở này được kéo xuống đất logic 1 hay không sẽ phụ thuộc vào trạng thái bạn muốn đầu ra bắt đầu.

C1 được dự định để thử và bảo vệ các mosfet khỏi mọi xung điện áp khởi động trên nguồn điện.

R1 cũng không nên quá cỡ. Nó cần rút hết điện dung của M1 và sạc M2 đủ nhanh khi bóng bán dẫn tắt.

Cuối cùng, với loại trình điều khiển này, ưu tiên các tín hiệu điều khiển riêng biệt được sử dụng với thời gian chết tích hợp trong đó cả hai công tắc đều tắt trước khi bật. Ngoài việc cung cấp cho bạn sự bảo vệ nhiều hơn cho trình điều khiển của bạn, nó cũng thêm chức năng có thể ngắt kết nối đầu ra hoàn toàn.

— Trevor_G
nguồn

1

Khi bạn nói 'kiểm tra với tín hiệu ổ đĩa KHÔNG', bạn có nghĩa là "không có ổ đĩa" là điện trở thấp hoặc O / C.

Nếu Vin luôn luôn cao hoặc thấp thì trạng thái Q1 được xác định.
Nhưng O / C Vin cho phép Q1 có thể bật một phần - điều này có thể là thảm họa.
Bất kể, một điện trở có giá trị cao từ cơ sở Q1 xuống đất là theo thứ tự - giả sử 10K.

Một số người đã đề cập đến bắn qua M1 & M2 và một số kế hoạch đã được đề xuất. POSSIBLY hữu ích là một zener từ Q1 C đến mỗi cổng FET và một điện trở trên mỗi FET tắt từng FET từ Cổng sang nguồn.
2 x nói 6V8 trên một nguồn cung cấp 12V có nghĩa là có sự giao nhau tối thiểu.

Trong sơ đồ bên dưới, giả sử V + là 12V & FET Vgsth là 2V trong mỗi trường hợp.
FET yêu cầu thấp hơn Vc phải ở mức 2V + 6V8 = 8.8V hoặc cao hơn để bật.
FET trên yêu cầu Vc phải ở mức 12V - 8.8V = 3.2V hoặc thấp hơn để bật.

Đối với Vin <6.8V. FET thấp hơn là hoàn toàn tắt.
Đối với Vin> 12 - 6.8V = 5.2V FET trên hoàn toàn tắt.
Bảo vệ dải chết đáng kể này CÓ THỂ giúp ngăn ngừa bắn xuyên qua.

sơ đồ

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

— Russell McMahon
nguồn

Tôi sẽ kiểm tra đề nghị của bạn và trở lại với bạn. Thử nghiệm trên là với một mạch mở ở chân đế (vì tôi cho rằng rò rỉ sẽ không đủ để bật NPN BJT).

— Johis

@Johis Trước khi thử zener, v.v., chỉ cần thêm cơ sở kéo xuống. Dòng điện rò rỉ được nhân với Beta (ít nhất) và dòng thu gom tăng có thể xảy ra "một khi nó xảy ra". | Đây chắc chắn là nguồn gốc của vấn đề trong một số trường hợp. Cho dù đó là như vậy ở đây là TBD. | NB - KHÔNG BAO GIỜ cho Murphy nghỉ ngơi - anh ta hoàn toàn có khả năng gây rắc rối ngay cả khi bạn làm việc chính xác :-).

— Russell McMahon

0

12V và không có giới hạn hiện tại. Giả sử một tỷ lệ mà cả hai tiến hành vì bất kỳ lý do gì và dẫn đến thất bại. Đặt một điện trở giới hạn dòng điện vào nguồn cung cấp hoặc điện trở trong nguồn cung cấp và điện trở nối đất để cân bằng điện áp đầu ra trong phạm vi dung sai hiện tại của thiết bị.

Tôi sẽ sớm có ý định thử nghiệm FET cổng kép (MOS) và bài viết này đã cung cấp nguồn cảm hứng! Cảm ơn :-)

— Tom Miller
nguồn