Tại sao chúng ta không có PCB số lớp rất cao (thường là tối đa 4 - 6 lớp)?

Có vẻ như đã có rất nhiều nghiên cứu được thực hiện để tạo ra các mạch và các thành phần nhỏ hơn và nhỏ hơn, nhưng tại một thời điểm nhất định, chúng ta sẽ thiết kế các thành phần và bảng chỉ rộng vài nguyên tử.

Tại sao các công ty lại đổ rất nhiều tiền vào việc tạo ra một bảng mạch 4 lớp 10 inch vuông vẫn chỉ là một lớp phẳng 4 lớp nhưng có thể là 8 inch vuông, thay vì chỉ làm một bảng 8 lớp chỉ 5 inch vuông chẳng hạn? (8 vẫn có thể và nó đã được thực hiện, nhưng tại sao điều này không được đưa ra để nói 100 lớp trở lên?)

Cũng có nguyên tắc tương tự này áp dụng cho thiết kế vi mạch? Các IC thường chỉ có một vài lớp và trải thành các tấm mỏng, hay chúng thường được xây dựng theo chiều dọc hơn?

* Chỉnh sửa: Vì vậy, một điều đã trở nên rõ ràng đối với tôi từ các ý kiến ​​là thực tế là trong thiết kế bảng mạch, bạn chỉ có thể thực sự đặt các thành phần trên 2 lớp bên ngoài. Điều đó sẽ làm cho các lớp bên trong không cần thiết cho bất cứ điều gì khác ngoài dệt. Thế còn trong thiết kế vi mạch, một cái gì đó giống như bộ xử lý intel? Vẫn còn các thành phần đặc biệt ở hai lớp bên ngoài, hay bộ xử lý 3D hơn bảng mạch?

Chúng ta hãy xem iPhone PCB này.

Lưu ý rằng không có dấu vết, chỉ có các miếng đệm với các thiết bị được nhồi ngay cạnh nhau ở mọi nơi trên cả hai mặt.

Đây là HDI (Kết nối mật độ cao).

Điều này rất gọn gàng. Về cơ bản, bạn phải trả thêm tiền để có 1-2 lớp bên ngoài ở một hoặc cả hai mặt được khắc với các tính năng cực kỳ nhỏ. Các lớp bên trong, phần lớn là các mặt phẳng điện và mặt đất dù sao, được khắc bằng các quy trình giá rẻ thông thường.

Các microvias nhỏ được khoan bằng laser vào các miếng đệm để kết nối bề mặt với lớp mật độ cao tiếp theo. Ngoài ra còn có mù và chôn vias.

Đơn giản hóa mọi thứ ... vấn đề chính với PCB tiêu chuẩn là vias. Họ đi qua toàn bộ bảng và ăn hết không gian trên tất cả các lớp. Bạn có thể thêm các lớp nếu bạn muốn, nhưng chúng vẫn còn đầy lỗ hổng! Và nó trở nên đắt đỏ. Bạn không thể thu nhỏ một lỗ thông qua kích thước của mũi khoan và mũi khoan phải đủ cứng để thực sự ... bạn biết đấy, khoan toàn bộ bảng mà không làm vỡ ... vì vậy nó không thể quá nhỏ. Ngoài ra, mọi thứ phải được sắp xếp và đăng ký đúng. Thứ chính xác không rẻ.

Tuy nhiên, một microvia chỉ đi qua một hoặc hai lớp rất mỏng, vì vậy nó có thể được khoan bằng tia laser, và lỗ có thể nhỏ hơn nhiều. Những cái này, và cả Blind / Buried vias giải phóng không gian trên các lớp khác và cho phép định tuyến nhiều dấu vết hơn, và đặt các thành phần ở cả hai bên.

Mỗi lớp có thể làm nhiều hơn nữa với các công nghệ này.

Tôi không biết bạn đang nhìn vào bảng nào, nhưng số lượng lớp cao chắc chắn được sử dụng ở nơi nó có ý nghĩa kinh tế. Bạn đã nhìn vào bo mạch chủ của PC hoặc điện thoại di động gần đây chưa? Tôi thường xuyên làm việc trên các sản phẩm chuyên dụng nhỏ gọn có PCB từ 6 đến 12 lớp. Đặc biệt, các gói BGA có số pin cao yêu cầu một số lớp nhất định chỉ để thực hiện các kết nối (còn gọi là "fanout") với các quả bóng bên trong.

Nhưng một phần câu hỏi của bạn không có ý nghĩa. Nói chung, bạn không thể thay thế một bảng 10 mét vuông có bốn lớp bằng một bảng 5 mét vuông có 8 lớp - nó không hoạt động như vậy. Hãy nhớ rằng, các thành phần chỉ có thể được gắn trên hai lớp bên ngoài, điều này đặt giới hạn thấp hơn trên khu vực của PCB. Các kết nối giữa các thành phần đó và hệ thống dây điện bên trong đòi hỏi vias cũng chiếm diện tích trên các lớp bên ngoài. Vias mù và chôn có thể phần nào giảm thiểu diện tích cần thiết cho hệ thống dây điện, nhưng chúng cũng thêm các bước xử lý bổ sung và chi phí cho bảng.

Trong nhiều trường hợp, kích thước của bảng được quyết định ít hơn bởi số lượng các thành phần và nhiều hơn bởi vị trí của các đầu nối bên ngoài, vv có ý nghĩa nhất từ ​​quan điểm đóng gói (và trải nghiệm người dùng). Ví dụ, sử dụng một PCB "quá khổ" duy nhất kéo dài suốt từ trước ra sau hộp có thể có ý nghĩa nếu loại bỏ chi phí tạo hai cụm lắp ráp riêng biệt với cáp giữa chúng. Sau đó, nhà thiết kế có "sự xa xỉ" trong việc trải rộng các thành phần ra một chút và sử dụng ít lớp hơn. Chi phí BOM cuối cùng thường thấp nhất khi sử dụng phương pháp này.

Trả lời chỉnh sửa của bạn về thiết kế vi mạch: Trên thực tế, IC chỉ có MỘT lớp thành phần hoạt động, thậm chí còn hạn chế hơn so với PCB 2 mặt. Tuy nhiên, kích thước tính năng tối thiểu của lớp hoạt động thường nhỏ hơn nhiều so với các lớp dây kim loại ở trên, vì vậy có nhiều lợi ích đáng kể khi có nhiều lớp dây.

Yếu tố giới hạn trở thành thực tế là các vias từ bất kỳ lớp dây nào đến lớp hoạt động phải đi qua tất cả các lớp dây thấp hơn, hạn chế số lượng dây thực sự có thể được thực hiện trên các lớp thấp hơn đó. Do đó, các lớp thấp nhất có xu hướng chỉ được sử dụng cho các kết nối "cục bộ nhất" và các lớp cao hơn cho các kết nối xa hơn và các kết nối toàn cầu như nguồn điện và tín hiệu đồng hồ.

Là một nhà thiết kế Bảng mạch in, tôi có thể nói rằng tất cả đều giảm chi phí. Tôi đã thiết kế bảng lên tới 56 lớp, nhưng đây là một trường hợp rất cụ thể vì chi phí không nhiều bằng hiệu năng. Một hạn chế khác là độ dày của bảng; các lớp được sử dụng chỉ có thể rất mỏng và khi bạn thêm tất cả các lớp vào hơn 14-16 lớp, độ dày của bảng bắt đầu vượt quá tiêu chuẩn 1.6mm, và trong trường hợp của bảng 56 lớp đó, tôi đã thiết kế độ dày 5 mm. Nếu bạn đã sử dụng thông qua các bộ phận lỗ, bạn sẽ gặp phải vấn đề là các bộ phận này có chiều dài pin được thiết kế để phù hợp với một bảng có độ dày không lớn hơn 2 mm và nếu bạn vượt quá thì bạn sẽ không có đủ pin để hàn, do đó không thành công để vượt qua các tiêu chuẩn IPC cho chất lượng lắp ráp.

Khi nói đến thiết kế vi mạch, khái niệm lớp hơi khác một chút do việc sản xuất chủ yếu xảy ra do lắng đọng, nhưng theo cách tương tự như đối với PCB, mỗi lớp sẽ thêm thời gian để thực hiện và do đó chi phí.

Chúng tôi làm. PCB dày 16 lớp nếu không dày hơn.

IC là một lớp bóng bán dẫn và sau đó là 16-32 lớp dây trên cùng.
IC 2,5-d là các ngăn xếp này trên đầu nhau với các kết nối giữa các tấm silicon.
IC 3-d thực sự sẽ có nhiều lớp bóng bán dẫn, nhưng tôi không chắc có nhiều nhà sản xuất làm điều đó.

Lý do chính để cố gắng giữ các lớp ở mức tối thiểu chỉ đơn giản là chi phí. Mỗi đồng xu đều tốn kém khi bạn sản xuất nhiều thứ. Nhiều lớp hơn = nhiều thời gian hơn và chi phí nhiều hơn. Khi bạn cần các lớp bạn cần chúng mặc dù và chúng ở đó cho bạn nếu bạn có màu xanh lá cây.

Giảm chi phí là lý do chính.

Vào giữa những năm 80, công ty mẹ của chúng tôi đã mua một nhà máy 200 nghìn mét vuông, tạo ra các rãnh microgrid 50 lớp với kích thước MOBO và máy ép cho các bảng này rất lớn, chưa kể đến các thùng lớn cỡ lớn chứa đầy hóa chất vàng lỏng để mạ hoàn toàn.

Khi tôi sử dụng để mua PCB mỗi tháng cho R & D và khối lượng, ước tính chi phí có thể giảm xuống một vài dòng thông số kỹ thuật về cơ bản là tổng trọng lượng của các lớp đồng hoặc độ dày và diện tích *. Vì vậy, thêm nhiều lớp thêm chi phí trừ khi làm mỏng hơn. Chi phí gia tăng nằm ngoài định mức của định tuyến và lỗ qty và kích thước và dưới 8/8 triệu bình thường, hiện giảm xuống còn 3/3 triệu theo dõi và khoảng cách.

Chi phí để thay thế một máy tính lớn trong hiệu năng giống như một PC cao cấp chỉ tốn 0,02% quyền sở hữu của một máy tính lớn.

Quy tắc ngón tay cái trong những năm 90 đối với tôi là 5 xu mỗi ô vuông trên tất cả các lớp 1oz Cu

Pre-preg PCB mỏng nhất được chế tạo tương ứng với khoảng 2 triệu mỗi lớp, do đó, khoảng 30-32 lớp (và không có lõi) sẽ yêu cầu một bảng dày hơn 1.6mm thông thường.

Chi phí cho mỗi cm ^ 2 của bảng 14 lớp so với bảng 4 lớp là khoảng 5-6: 1 với số lượng 100 và 12: 1 ở số lượng 10, nói cách khác, chi phí thiết lập khá cao cũng như chi phí biến đổi.

Bạn chỉ có thể có được các bộ phận rất gần nhau để tiết kiệm là có thật, nhưng hạn chế, với số lượng lớp cao hơn. Tiết kiệm cũng đạt được bằng cách sử dụng các gói nhỏ nhất có thể như các gói quy mô BGA hoặc chip và các bộ phận thụ động nhỏ nhất (nhỏ hơn 0201), sử dụng các dòng rất tốt (ví dụ 3 hoặc 4 triệu), sử dụng vias mù, vias chôn, microvias và bỏ in ấn chỉ định. Mỗi thứ đó có giá cao hơn và đòi hỏi trình độ công nghệ cao hơn cho cùng mức độ tin cậy.

Nhìn chung, bảng đếm lớp cao có chi phí cao hơn cho cùng một kết nối (hiệu suất có thể tốt hơn với nhiều mặt phẳng hơn, vì vậy tôi không nói chức năng tương đương) và có chi phí cố định cao hơn nhiều nên ít thấy hơn trong các thiết bị khối lượng thấp hoặc giá rẻ .

Điện thoại thông minh là một ví dụ về chi phí hợp lý, nhưng hầu hết các sản phẩm không cần (hoặc không đủ khả năng) để sử dụng IC rất nhỏ và các gói khác được nhồi nhét càng chặt càng tốt.

Theo tôi hiểu, các IC có thể sử dụng nhiều (hàng chục) lớp kim loại để kết nối (các IC kỹ thuật số phức tạp như CPU ​​có thể có hơn một tỷ bóng bán dẫn, không phải là chip analog đơn giản).

Có một vấn đề 2 lớp (với PTH) giải quyết: Dấu vết không thể vượt qua mà không tận dụng lợi thế của một số thành phần (hoặc cầu / zero-ohm / ...) vượt qua nó.

Có một vấn đề 3 lớp giải quyết: Trả về mặt đất cho các dấu hiệu tín hiệu tần số thấp hoặc tần số cao nằm trên một tuyến đường khác với chính dấu vết, gây ra các vòng lặp trên mặt đất, trở kháng dấu vết không xác định, khớp nối cảm ứng và che chắn xấu. Một mặt phẳng mặt đất ít nhiều tương đương với dấu vết trở lại mặt đất chính xác song song (vì nó tạo thành vòng lặp có độ tự cảm thấp nhất).

Có một vấn đề 4 lớp giải quyết: Hệ thống dây phân phối điện lấy không gian từ dấu vết tín hiệu và tăng thêm độ phức tạp.

Có một vấn đề 5 lớp giải quyết: Mạch tương tự mức thấp hoặc RF và mạch kỹ thuật số (xung) và / hoặc công suất chung có một mặt đất, và sự dịch chuyển mặt đất nhỏ nhất gây ra bởi cái sau bị khuếch đại mạnh bởi cái trước.

Bất cứ điều gì ngoài đó chỉ là phục vụ cho sự phức tạp bổ sung và / hoặc đường ray công suất bổ sung ...

Có nhiều yếu tố quyết định số lượng lớp:

1 . Mất điện.

Không có gì lạ khi thấy 6 đường ray điện trở lên trên một bảng phức tạp vừa phải. Phân phối hợp lý có thể là một thách thức khá lớn (đặc biệt nếu có các liên kết tốc độ cao như PCI Express, Kênh sợi quang 4x hoặc thậm chí 10 lần, Infiniband, ethernet 10G, SMPTE292 hoặc nhanh hơn).

Các yêu cầu năng lượng một mình có thể cần nhiều lớp; một công tắc Infiniband lớp giám đốc tôi thiết kế 14 năm trước có 1,2V @ 100A trên bảng nút chuyển đổi. Một đèn LED độ sáng cao để lái màn hình lên đầu mất 15A ở mức ~ 4,5V. Những loại yêu cầu đẩy cho nhiều lớp năng lượng và mặt đất một mình . 8 lớp cho sức mạnh không phải là hiếm trong những trường hợp như vậy.

2 . Bố trí mật độ cao.

Ngoài số lớp, vias là một trình điều khiển chi phí; Có thể ít tốn kém hơn khi thêm một vài lớp nếu có thể giảm số lượng. Thông qua kích thước lỗ cũng ổ đĩa chi phí; Mặc dù kích thước lỗ minimun thông thường là 0,3mm thường sẽ không tốn nhiều chi phí, vượt quá tỷ lệ khung hình của độ dày bảng thông qua kích thước mũi khoan 8: 1 chắc chắn sẽ vì nhà chế tạo biết điều này sẽ làm tăng đáng kể sự phá vỡ mũi khoan. Đây là một chút thịt gà và trứng vì tăng số lượng lớp có thể tăng kích thước lỗ tối thiểu.

3 . Rất nhiều kết nối tốc độ cao.

Các cặp tốc độ cao hoạt động tốt nhất với định tuyến một lớp (chỉ đột phá ở mỗi đầu) vì nhiều lý do. Hãy xem xét một PCB với 2 kết nối DDR3 2100 độc lập, 32 làn PCI tốc độ 8Gb / s; tất cả điều đó đòi hỏi nhiều lớp định tuyến. Điều này có thể rất khó khăn trong môi trường tín hiệu hỗn hợp (rất nhiều tín hiệu tương tự nhạy cảm).

Tất nhiên chúng tôi chọn số lớp hiệu quả nhất về chi phí, nhưng đó thường không phải là mức tối thiểu có thể, điều này có thể gây ra các vấn đề về độ tin cậy (đẩy các giới hạn thông qua kích thước vòng hình khuyên xuất hiện trong tâm trí.

Vì vậy, câu trả lời là số lớp được xác định bởi ứng dụng; Nếu chúng ta có thể đi với 4 lớp, thật tuyệt. Khá thường xuyên đó là không thực tế.

Số lượng lớp cao trên thực tế là có thể và được sử dụng trong một số ứng dụng.

Nhưng trong thực tế, nó đi xuống chi phí và độ tin cậy.

Bạn cần hiểu quy trình sản xuất PCB để thực sự có được sự xử lý thực sự trong việc này. Thực tế là, mỗi lớp bạn thêm vào sẽ tăng xác suất rằng ngăn xếp được sản xuất sẽ không vượt qua kiểm tra chức năng. Cụ thể, các kết nối giữa và qua các lớp có thể và không kết nối được. Như vậy, có một số lượng đáng kể các bảng phế liệu được tạo ra như là một phần của quá trình sản xuất. Càng nhiều lớp bạn tăng chi phí sản xuất để sản xuất, tất nhiên, được chuyển cho bạn.

Hơn nữa, ngay cả khi nó vượt qua thử nghiệm trong sản xuất, xác suất của những kết nối đó không thành công trong trường cũng tăng rõ rệt với số lượng lớp.

Chắc chắn rằng sẽ thường dễ dàng hơn, đặc biệt là với các công cụ CAD ngày nay, chỉ cần thêm một lớp khác, nhưng bất kỳ nhà thiết kế thận trọng nào cũng cố gắng giảm chi phí và tối đa hóa độ tin cậy của PCB bằng cách giảm thiểu số lượng lớp. Thông thường điều đó có nghĩa là thiết kế lại nhẹ, phân bổ lại pin thông minh, thay đổi loại thành phần, v.v.

Quyết định thêm một lớp khác thường là giải pháp cuối cùng.