Bộ đệm I / O của thiết kế IC có trở kháng 50ohm không?

Có đúng là trở kháng đặc tính 50ohm là một quy ước theo sau đối với tín hiệu mang các rãnh PCB? Ngoài ra, các bộ đệm IC I / O cũng được thiết kế để có trở kháng gần 50ohm để phù hợp với điều này?

Rất ít làm. Nếu bảng dữ liệu của chip của bạn không cho biết nó có chấm dứt 50 ohm, thì gần như chắc chắn là không.

Logic CMOS và TTL truyền thống không cung cấp kết thúc phù hợp, mặc dù một số loại chuyên dụng (trình điều khiển dòng?) Có thể. Thông thường các trình điều khiển là trở kháng thấp và máy thu là trở kháng cao (với một số điện dung).

Logic ECL truyền thống (logic kết hợp bộ phát) không cung cấp kết thúc khớp, mặc dù họ này thường được sử dụng ở tần số mà việc kết thúc (bên ngoài) là mong muốn. Thông thường trình điều khiển là khoảng 5 ohms, và nhận 2 hoặc 3 kohms. Một số bộ phận mới hơn được thiết kế cho tần số rất cao (trên 2 Gb / s?) Có thể cung cấp kết thúc trên chip cho đầu vào (có thể yêu cầu kết nối bên ngoài để đặt điện áp kết thúc).

CML là một loại logic mà tôi biết thường cung cấp các nguồn và bộ thu phù hợp.

LVDS Tôi không sử dụng đủ để biết những gì điển hình.

Đối với chip RF, tham khảo bảng dữ liệu. Một số sẽ và những người khác sẽ không cung cấp chấm dứt trên chip.

Một lợi thế của việc không chấm dứt trên chip là điều này cho phép người dùng tự do sử dụng trở kháng theo dõi thay thế như 75 hoặc 85 ohms. Nó cũng cho phép nhiều máy thu được kết nối với một trình điều khiển duy nhất.

Không, 50-Ohms không phải là quy ước cho các rãnh PCB mang tín hiệu. 50 Ohms là một tiêu chuẩn cho cáp đồng trục và các kết nối tương ứng - hàng chục và hàng chục đầu nối SMA / SMB, BNC, type-N, v.v.

Trên thực tế, các dấu vết PCB (mỏng) điển hình có trở kháng đặc tính 65 - 80 - 100 Ohm trên một chồng lên điển hình (7 triệu hoặc 12 triệu FR4 giữa mặt phẳng đất và lớp tín hiệu). Dấu vết mỏng thường là cần thiết để duy trì mật độ thành phần hợp lý trên PCB.

Tuy nhiên, nếu cần có I / O tần số cao chất lượng cao để phù hợp với kết nối 50 Ohms, thì cần phải có sự chăm sóc đặc biệt, các trạm biến áp mỏng và dấu vết rộng hơn phải tốn nhiều diện tích bo mạch hơn và do đó tăng thêm chi phí .

Việc kết hợp trở kháng thường cần ở tần số 100 MHz trở lên, đây không phải là trường hợp của nhiều ứng dụng MCU. Do đó, không cần phải lãng phí tiền vào những gì không cần thiết.

Logic kỹ thuật số đơn giản (CMOS, TTL) sử dụng bộ đệm đầu ra đơn giản, chỉ là một cặp FET bổ sung có kích thước phù hợp, để cung cấp dòng điện nhất định. Trong các IC CMOS công suất thấp, cường độ ổ đĩa thông thường là 2 mA - 4 mA. Điều này sẽ cung cấp một trận đấu hợp lý để lái xe dấu vết 80-100 Ohm độc đáo. Một trình điều khiển có cường độ ổ đĩa 6 - 8 mA cung cấp xấp xỉ hợp lý cho trình điều khiển 50 Ohm. Các giai đoạn trình điều khiển cung cấp 25 mA trở lên cần một mạng phù hợp để hoạt động với lưới 50 Ohm. Và các dạng sóng sẽ không hoàn hảo, bởi vì trở kháng của các bóng bán dẫn đầu ra không phải là một hằng số trong quá trình chuyển đổi tín hiệu.

Một bộ đệm đầu ra được kiểm soát trở kháng thực sự (và tốc độ xoay) bao gồm hàng trăm bóng bán dẫn, nếu không muốn nói là nhiều hơn. Khoảng một tá (hoặc hai) trong số chúng được sử dụng làm thang nhiều tầng, trong khi phần còn lại cung cấp nhiều thời gian khác nhau để kiểm soát dần dần (tuần tự) cho các giai đoạn đầu ra và logic giao diện (đăng ký và phương tiện để truy cập chúng một cách an toàn) để lưu trữ người dùng điều khiển được xác định. Các bộ đệm này thường có một mạch hiệu chuẩn chung (cho xe buýt hoặc làn đường) (sử dụng một hoặc một cặp điện trở bên ngoài), đặt một số mạch tương tự và cung cấp giá trị cần thiết để kết thúc. Nhiều thiết kế bao gồm các mạch phức tạp thực hiện tự động hiệu chuẩn lại trình điều khiển trong trường hợp thay đổi điện áp / nhiệt độ. Tất cả điều này không phải là rẻ và có bất động sản silicon, và là lý do tại sao không phải mọi MCU đều có kiểm soát trở kháng I / O của nó.

Đó là một quy ước, nhưng chúng tôi có rất nhiều quy ước.

Bạn đã đề cập đến DDR3, vì vậy đây là Altera về chủ đề này .

DDR3 SDRAM sử dụng bộ đệm đầu ra trở kháng lập trình. Hiện tại, có hai cài đặt cường độ ổ đĩa, 34Ω và 40Ω.

.. nhưng các sơ đồ sau này của chúng hiển thị 50Ω dấu vết và chấm dứt khi chết ("ODT").

USB yêu cầu trở kháng vi sai 90Ω.

Giả sử bạn có dao động 2,5 volt ở trở kháng 50_ohm. Giả sử bạn có 16 dấu vết đó. 1volt và 50 ohm cần 20mA; 2.5v cần 50mA. 16 trong số các tín hiệu đó yêu cầu 800 milliAmps.

Xoay dòng điện đó trong 1 nano giây, trên tổng độ tự cảm 1nanoHenry (nếu bạn có thể đạt được mức thấp đó), vẫn tạo ra sự khó chịu 0,8 volt trong đường ray onchip, cho dù GND hay VDD (MCU lái thấp hay MCU lái cao).

Do đó, một số cặp VDD / GND chuyên dụng được dành riêng cho các bus dữ liệu rộng như vậy. Chi phí sử dụng pin.

Tuy nhiên, giả sử mỗi dấu vết là 50pF, cần phải xoay 2,5 volt trong 1 Namos giây. Hiện tại là gì?

hoặc I = 50pF * 2.5v / 1nS = 125 milliamp cho mỗi 16 đầu ra.

Do đó, 50 Ohms có thể không phải là vấn đề. Các khả năng theo dõi / ESD trở thành thách thức.