Các bóng bán dẫn PMOS cạn kiệt ở đâu?


11

Ở trường, tôi được dạy về các bóng bán dẫn PMOS và NMOS, và về các bóng bán dẫn chế độ tăng cường và suy giảm. Đây là phiên bản ngắn của những gì tôi hiểu:

Tăng cường có nghĩa là kênh được đóng bình thường. Suy giảm có nghĩa là kênh thường mở.

NMOS có nghĩa là kênh được tạo thành từ các electron tự do. PMOS có nghĩa là kênh được tạo ra từ các lỗ miễn phí.

Tăng cường NMOS: điện áp cổng dương thu hút các điện tử, mở kênh.
PMOS cải tiến: điện áp cổng âm thu hút các lỗ, mở kênh.
Suy giảm NMOS: điện áp cổng âm đẩy lùi các electron, đóng kênh.
Suy giảm PMOS: điện áp cổng dương đẩy lùi các lỗ, đóng kênh.

Đã sáu năm kể từ khi tôi bắt đầu làm công việc thiết kế để kiếm sống, và ít nhất một lần tôi muốn (hoặc ít nhất là tôi nghĩ rằng tôi muốn) một bóng bán dẫn PMOS cạn kiệt. Nó có vẻ như là một ý tưởng tốt cho một mạch bootstrap để cung cấp năng lượng, ví dụ. Tuy nhiên, không có thiết bị như vậy dường như tồn tại.

Tại sao không có bóng bán dẫn PMOS cạn kiệt? Là sự hiểu biết của tôi về họ thiếu sót? Có phải họ vô dụng? Không thể xây dựng? Quá tốn kém để xây dựng mà một sự kết hợp rẻ hơn của các bóng bán dẫn khác được ưa thích? Hay là họ ở ngoài đó và tôi không biết phải tìm ở đâu?


Chúng chỉ hoạt động kém hơn các bóng bán dẫn tăng cường và hiện tại, CMOS là một công nghệ đã được thiết lập sẵn
clabacchio

Với các bóng bán dẫn GaAs, chế độ cạn kiệt đã và dường như vẫn phổ biến hơn chế độ tăng cường. Đừng hỏi tôi tại sao.
Telaclavo

Có ngay cả tôi đã tự hỏi về điều đó! Một số thông tin bổ sung trong trường hợp bất kỳ ai vấp phải điều này: Supertex tạo ra một số mosfet chế độ suy giảm kênh n đẹp, đã sử dụng chúng: supertex.com/pdf/misc/d_mode_mosfets_SG_device.pdf Họ cũng có ghi chú ứng dụng!

Vâng, chúng tôi biết về NMOS, câu hỏi cụ thể là về sự cạn kiệt PMOS!
Federico Russo

"Hoạt động mà không cần nguồn: Truyền video tương tự" thảo luận về một ứng dụng cụ thể trong đó các bóng bán dẫn ở chế độ cạn kiệt có thể có ích.
davidcary

Câu trả lời:


5

Wiki nói ...

Trong MOSFET chế độ cạn kiệt, thiết bị thường BẬT ở điện áp nguồn 0 cổng. Các thiết bị như vậy được sử dụng làm "điện trở" tải trong các mạch logic (ví dụ, trong logic NMOS tải cạn kiệt). Đối với các thiết bị giảm tải loại N, điện áp ngưỡng có thể là về L3 V, do đó, nó có thể bị tắt bằng cách kéo cổng 3 V âm (so sánh, cống, dương hơn so với nguồn trong NMOS). Trong PMOS, các cực được đảo ngược.

Vì vậy, đối với PMOS ở chế độ cạn kiệt, nó thường BẬT ở mức 0 volt nhưng bạn cần 3V trở lên trên cổng cao hơn điện áp cung cấp để TẮT. Nơi nào bạn có được điện áp đó? Tôi nghĩ, đó là lý do tại sao nó không phổ biến.

Trong thực tế bây giờ chúng tôi gọi chúng là Công tắc phía cao hoặc Công tắc phía thấp cho MOSFE công suất. Họ không thích kết hợp chế độ tăng cường và cạn kiệt trong cùng một con chip vì chi phí xử lý gần gấp đôi. Bằng sáng chế này xác định một số đổi mới và desc vật lý tốt hơn. hơn tôi có thể nhớ http://www.google.com/patents/US20100044796

Có thể mặc dù những gì bạn đang đề xuất và hiệu suất là vấn đề chính. Tuy nhiên, khi nói đến ESR thấp, MOSFET giống như các công tắc điều khiển điện áp với ESR thay đổi trên một loạt các điện áp DC không giống như các bóng bán dẫn lưỡng cực là 0,6 đến <2V trong trường hợp cực đại trong một số trường hợp. Ngoài ra, đối với MOSFET, việc xây dựng chúng có mức tăng trở kháng từ 50 đến 100 là rất mang tính xây dựng khi xem xét tải và ESR của nguồn. Vì vậy, hãy xem xét bạn cần một nguồn 100 ohm để lái MOSFET 1 ohm và nguồn 10 ohm để lái MOSFET 10mΩ nếu bạn sử dụng 100: 1, Conservative là 50: 1. Điều này CHỈ quan trọng trong giai đoạn chuyển đổi của công tắc, không phải là dòng cổng trạng thái ổn định.

Trong khi đó hFE lưỡng cực giảm đáng kể vì vậy bạn xem xét hFe từ 10 đến 20 là tốt khi bão hòa cho một công tắc nguồn.

Ngoài ra, hãy xem xét rằng MOSFET là công tắc được điều khiển sạc trong quá trình chuyển đổi, vì vậy bạn muốn có một khoản phí lớn để điều khiển điện dung cổng và tải phản xạ vào cổng với ổ cổng ESR thấp, nếu bạn thực hiện chuyển đổi nhanh và tránh đổ chuông hoặc cầu vượt quần short. Nhưng điều đó phụ thuộc vào nhu cầu thiết kế.

Hy vọng rằng đó không phải là quá nhiều thông tin và bằng sáng chế giải thích cách thức hoạt động của nó đối với tất cả các chế độ suy giảm và tăng cường loại PN về mặt vật lý của thiết bị.


2
Một lần sử dụng tôi có thể tưởng tượng cho một PFET chế độ cạn kiệt với điểm tắt ~ 2V sẽ làm cạn kiệt các nắp lưu trữ cho một thiết bị có thể bật và tắt. Một số thiết bị (lắp ráp) sẽ, khi mất điện, ngồi trong một thời gian dài với VDD khoảng 0,6-0,8 volt. Nếu một thiết bị như vậy được kết nối với đầu vào của bộ xử lý và xuất ra cái mà nó cho là "cao", điều đó có thể làm tăng mức tiêu thụ hiện tại của bộ xử lý lên hàng chục microamp. Thêm một PFET chế độ cạn kiệt sẽ không thu được gì khi thiết bị của nó được "cấp nguồn", nhưng rút ra vài trăm microamp khi nó tắt nguồn có thể giúp ích.
supercat

Tôi nghĩ rằng sự nhầm lẫn chính của tôi là về điểm mà điện áp cổng được tham chiếu đến. Cổng luôn được tham chiếu đến nguồn, nhưng nguồn là thiết bị đầu cuối "dương" trong PMOS, trong đó thiết bị đầu cuối "âm" trong NMOS. Nếu PMOS cạn kiệt nằm trên đường ray 5V của hệ thống, bạn cần 6V (liên quan đến hệ thống chung) trên cổng để tắt. Như bạn đã nói, bạn lấy điện áp đó ở đâu? Nó vẫn hoạt động cho mạch bootstrap của tôi, tôi nghĩ, khi tôi đang sử dụng một điện trở / zener để tạo 15V để chạy một bộ chuyển đổi có đầu ra là 24V. PMOS cạn kiệt sẽ cắt zener sau khi thiết lập 24V.
Stephen Collings

Sau khi xem xét thêm, nó vẫn không hoạt động theo cách tôi dự định.
Stephen Collings

Vì vậy, Tony, câu trả lời của bạn (lý do) là loại bóng bán dẫn này đơn giản là không cần thiết cho ngành công nghiệp. Đúng?
Ale..chenski

Có và Không, Có cho thiết kế mới .. DK vẫn lưu trữ khoảng 80 N loại chế độ Suy giảm nhưng loại 0 P và 6.105 Loại chế độ nâng cao (xin lỗi, cho hoặc nhận)
Tony Stewart Sunnyskyguy EE75
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.