Khi nào bạn nói hai đồng hồ là không đồng bộ?

7

Tôi có một tình huống khi đồng hồ tham chiếu của PLL_0 đến từ một số nguồn đồng hồ và phát ra đồng hồ (có tên là C0) với freq0 và C0 sẽ là đồng hồ tham chiếu cho PLL_1 và đưa ra đồng hồ C1 và C1 sẽ chuyển sang PLL_2 và đưa ra C2.

Xin vui lòng xem hình dưới đây để hiểu rõ hơn.

sơ đồ

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

Trong tình huống trên, chúng ta có thể nói rằng đồng hồ C2, C1 và C0 là đồng bộ với nhau không?

Lưu ý: Tôi muốn thêm rằng freq0, freq1 và freq2 không phải là bội số nguyên của nhau.

digital-logic clock

— ssgr
nguồn

2

Đồng hồ không đồng bộ khi không cùng pha hoặc tần số của chúng không phải là nhiều tần số khác.

— lucas92

2

Tại sao bạn cần từ này? Chúng chắc chắn không độc lập nhưng có vẻ sẽ gặp nhiều rắc rối khi giao tiếp với những thứ khác bằng cách sử dụng các chu kỳ duy nhất của các đồng hồ khác nhau.

Cách duy nhất C0, C1 và C2 là đồng bộ (ở mức độ "cao"), sẽ là nếu Nguồn đồng hồ là đầu vào cho cả ba (chúng sẽ song song, không phải là chuỗi) và tần số là bội số nguyên của tần số nguồn.

— Guill

2

Theo hiểu biết của tôi, ý nghĩa của "không đồng bộ" / "đồng bộ" có thể khác nhau tùy thuộc vào ngữ cảnh nhưng trong hầu hết các trường hợp có nghĩa là các sự kiện xảy ra ở một mối quan hệ pha cố định .

Vì vậy, trong trường hợp của bạn, tôi sẽ đồng ý, đồng hồ là đồng bộ vì các pha được cố định (= bị khóa < P hase L ocked L oops), mặc dù chúng có thể có tần số khác nhau và mặc dù có thể có một số jitter nhỏ (nhiễu pha).

— Đông lại
nguồn

Nếu các tần số không phải là bội số nguyên của nhau, thì khóa pha vẫn được xem xét?

— ssgr

Miễn là tỷ lệ này là một con số hợp lý tôi sẽ nói có.

— Sữa đông

2

Nếu

f_{0} / f_{1} = T_{1} / T_{0} = m / n

$f_0 / f_1 = T_1 / T_0 = m / n$ (Ở đâu

m

$m$ và

n

$n$ là số nguyên nhỏ hơn hoặc nhỏ hơn) xem xét các giai đoạn của sự kiện liên quan đến tần suất

f = \frac{1}{T_{0} T_{1}}

$f = \frac{1}{T_0 T_1}$ . Sau

T = T_{0} T_{1}

$T=T_0 T_1$ tất cả các sự kiện định kỳ sẽ xảy ra một lần nữa (lặp lại) với cùng một giai đoạn.

— Sữa đông

2

@pipe: và tôi tò mò về việc triển khai PLL có khả năng tạo ra các tỷ số tần số không hợp lý.

— Sữa đông

1

Vâng, tôi đồng ý, nhưng đồng bộ là một trong những điều đen trắng đó ... nó có hoặc không. Với một PLL, điều đó thực sự khó có thể xảy ra, thay vào đó nó dao động xung quanh tính đồng bộ. BUt nó phụ thuộc vào những gì bạn làm với đồng hồ, trong nhiều trường hợp, nó đủ gần.

— Trevor_G

3

chúng ta có thể nói rằng đồng hồ C2, C1 và C0 là đồng bộ

Đúng. Toàn bộ quan điểm của PLL là "khóa" tần số này sang tần số khác (thực tế là pha, nhưng hóa ra cũng để sửa tần số). Chúng có thể không đồng bộ nếu PLL bị trục trặc, trong trường hợp đó, đầu ra từ PLL có thể là đồng hồ chạy tự do (trường hợp xấu nhất).

Hai đồng hồ không đồng bộ nếu chúng không phụ thuộc vào nhau, ví dụ hai bộ dao động đứng tự do ở cùng tần số sẽ vẫn không đồng bộ, vì bạn sẽ luôn có một lượng nhỏ trôi và một pha không xác định khi khởi động.

— ống
nguồn

3

Tôi sẽ rất thận trọng khi nói rằng các tần số là đồng bộ.

Với các PLL lý tưởng không có pha jitter thì bạn có thể đưa ra yêu cầu đó, nhưng thực tế sẽ có một số thay đổi về thời gian cạnh đồng hồ. Như vậy, nếu bạn đang lái logic bằng nhiều đồng hồ, có thể có các điều kiện chạy không đồng bộ được quy định bởi jitter pha đó.

Đồng hồ có thể "đồng điệu" nhưng đồng bộ là một tuyên bố quá mức. Trong thực tế, một PLL sẽ ở trong trạng thái liên tục đi vào và ra khỏi sự đồng bộ. Cho dù đó là "đủ gần" với một thiết kế cụ thể của PLL cho các yêu cầu cụ thể của bạn hay không là một vấn đề khác.

— Trevor_G
nguồn

Vì vậy, những gì định nghĩa của bạn về đồng bộ sau đó?

— Sữa đông

@Curd giống như của bạn, chỉ là các PLL thực sự không cung cấp cho bạn "mối quan hệ pha cố định" . Họ làm theo chu kỳ n, nhưng không theo chu kỳ.

— Trevor_G

Một sự phân biệt rất tốt và không chỉ giả thuyết.

— đường ống

@Trevor: mà còn đồng hồ có nguồn gốc từ đồng hồ khác không phải do PLL nhưng bởi quầy (hoặc bất kỳ sự kết hợp khác của các cổng logic) làm có một số bổ sung jitter (như bạn không bao giờ có thể đảm bảo rằng cửa sẽ chuyển vào chính xác ngưỡng giống nhau). Jitter chỉ nhỏ hơn nhiều so với PLL. Đó chỉ là sự khác biệt về số lượng chứ không phải chất lượng.

— Sữa đông

@Curd đúng, nhưng các loại mạch phân chia có xu hướng có độ trễ pha tăng và giảm cố định, do đó có "quan hệ pha cố định". Dù sao đi nữa .. bạn hiểu ý tôi, "một vài sự thận trọng là thích hợp".

— Trevor_G

2

Chỉ cần đánh giá từ một định nghĩa từ điển, tôi sẽ nói rằng chúng chỉ đồng bộ trong một phần rất nhỏ của thời gian. Phương tiện đồng bộ xảy ra cùng một lúc. Các PLL này đánh dấu vào cùng một nhịp trong một lần trăng xanh nếu chúng không phải là bội số nguyên của nhau. Trong 99,99% + thời gian chúng không đồng bộ. Không có logic bạn có thể lái xe từ các khối riêng biệt mà bạn có thể gọi là đồng bộ. Trong mỗi miền của PLL, bạn có thể có logic đồng bộ, nhưng nếu bạn xem tất cả logic của mình kết hợp với cả 3 miền của PLL, nó sẽ trở nên không đồng bộ với nhau.

— horta
nguồn

1

Tôi đồng ý. Đặc biệt nếu các cây đồng hồ độc lập được tạo cho mỗi PLL, bạn phải xem xét chúng không đồng bộ với nhau.

— Michael

Hai đồng hồ không đồng bộ KHÔNG có nghĩa là cả hai tín hiệu đồng hồ phải có các cạnh cùng một lúc.

— Sữa đông

@Curd Đó là cách duy nhất logic đồng bộ sẽ hoạt động cùng nhau.

— horta

Theo sự hiểu biết của bạn, đồng hồ 2 MHz và đồng hồ 1 MHz có nguồn gốc từ lần đầu tiên bởi bộ chia đồng hồ chia 2 không thể đồng bộ vì các cạnh đồng hồ không xảy ra cùng một lúc.

— Sữa đông

@Curd Thật vậy. Bây giờ chúng không đồng bộ. Đó là cách duy nhất logic kỹ thuật số sẽ hoạt động cùng nhau, đó là lĩnh vực chính mà tôi đã nghe đồng bộ so với không đồng bộ. Logic 1 MHz không tương tác với logic 2 MHz trừ khi bạn có các cơ chế không đồng bộ đặc biệt để giải thích cho sự khác biệt này.

— horta

-1

À không, chúng không đồng bộ trong định nghĩa, chúng được liên kết, bạn có nguồn chính, nhưng bạn có vấn đề về độ trễ và băng thông vòng lặp, PLL luôn 'theo đuổi' tín hiệu lỗi và được xác định bởi thời gian xử lý của vòng? Vì vậy, trong thực tế, nó luôn phát 'bắt kịp', có các vòng phản hồi xếp tầng dẫn đến một thiết kế rất không ổn định, (âm thanh? Dao động), hơn nữa nó phụ thuộc vào tần số, vì sẽ có các hiệu ứng lọc, do đó băng thông vòng lặp không được xác định ? Nếu bạn muốn biết thêm thông tin, email của tôi là: patrickoosean1969 @ gmail, tôi hy vọng tôi có thể giúp đỡ đồng nghiệp với một vấn đề? Pat Hogan (Msc EPD)

— Patrick Hogan
nguồn