Bố trí Quad SPI PCB


10

Tôi đang cố gắng tạo bố cục tốt cho bộ nhớ flash Quad SPI NOR MT25QL256ABA1EW9-0SIT với STM32 MCU. Vấn đề của tôi là tôi thấy pinout chip nhớ khá bất tiện. Tôi đã cố gắng hoán đổi các chân ở phía MCU theo cách các tín hiệu nằm cạnh nhau nhưng vẫn còn khó khăn. Theo hướng dẫn bố trí Micron Quad spi tôi đã quản lý:

  • Không tách mặt phẳng mặt đất bên dưới (đây là PCB 2 lớp),
  • Làm cho tín hiệu đồng hồ ngắn và có thể ít bị uốn cong nhất,
  • Không sử dụng VIAS để định tuyến tín hiệu

Tuy nhiên, tôi đã không quản lý để:

  • Giữ bất kỳ trở kháng hợp lý nào bằng cách tính toán các đường kẻ (thực sự không có nhiều không gian và nhiều tín hiệu)
  • Giữ độ dài tín hiệu tương tự.

Đây là cách bố trí: Bố trí bộ nhớ Quad SPI

Sau khi phóng to hình ảnh, người ta có thể thấy tên mạng trên các miếng đệm chip. Tôi muốn hỏi bạn hoặc theo ý kiến ​​của bạn, thiết kế này đủ để truyền đồng hồ lên đến 80 Mhz. Đối với mục đích so sánh, hình dạng màu hồng trong đó con chip bên trong là 18 x 8 mm. Các đổ đa giác GND được gác lại cho tầm nhìn. Tôi sẽ đánh giá cao tất cả sự giúp đỡ.


Là lớp dưới cùng đổ đầy đất? Bạn có thể thêm một ảnh chụp màn hình của đổ hàng đầu là tốt?
Mike

Nó sẽ không tốt hơn để xoay nó để đạt được độ dài tín hiệu bằng nhau hơn? Không cần đặt các chân cung cấp với các nắp ở giữa các chip - không gian đó có thể được sử dụng để khớp chiều dài.
Araho

Rằng giữa hai cái mũ là một chút khôn ngoan hơn ... Bạn có thoát khỏi nó không?
Sean87

Tôi đã gỡ bỏ nó. Muốn thực hiện một gnd gần nhưng nó đã đóng.
Łukasz Przeniosło

Câu trả lời:


14

Đối với FR4, sử dụng epsilon hiệu quả là 3,25, chúng ta có được bước sóng của tín hiệu 80 MHz trong PCB ở mức 80 bằng cách tính toán

bước sóng = (c / f) * (1 / sqrt (epsilon)) = (300000000 m / s / 80000000 1 / s) * (1 / sqrt (3.25) = 2.06 mét.

Sử dụng 1/16 bước sóng làm "giới hạn an toàn" bên dưới mà chúng ta không cần phải lo lắng về sự phản xạ và thời gian tín hiệu tương đối, đó là

safe_length = (1/16) * bước sóng = 2.06 / 16 = 12.8 cm = 5 inch.

Dấu vết tín hiệu của bạn là dưới mức giới hạn. Định tuyến của bạn là đủ tốt.

https://www.jlab.org/accel/eecad/pdf/050rfdesign.pdf


Nhưng vẫn còn sự xem xét xuyên âm. Tôi có nên tạo thêm không gian giữa các dấu vết trên mục đích?
Łukasz Przeniosło

2
Nhân tiện, bạn không nên coi chỉ là nền tảng của tần số đồng hồ. Một cách tiếp cận thận trọng hơn sẽ là xem xét các cạnh tăng / giảm nhanh, có thể là 1-3 ns ... tức là ở tần số cao hơn nhiều.
hack tiếp theo

2
Tôi nghĩ rằng không cần phải áp đảo nó. Tuy nhiên, bạn nhìn vào nó, việc định tuyến thấp hơn bất kỳ giới hạn RF nào ở 80 MHz và mọi vấn đề có thể sẽ không phải do định tuyến, nhiều khả năng là do bố trí pad hoặc đại loại như thế. Đủ tốt là đủ tốt Thời gian để chuyển sang vấn đề tiếp theo. :)
LOLP

6

Từ quan điểm cấu trúc liên kết, bạn có thể muốn xem xét việc xoay chip SPI Flash 90 độ trái (ngược chiều kim đồng hồ) như bên dưới. Điều này sẽ có xu hướng thậm chí vượt ra các độ dài định tuyến tự nhiên và cho phép một số khả năng có độ dài phù hợp với MCU.

nhập mô tả hình ảnh ở đây


Có vẻ như NCS và CLK bị sai, nhưng phần còn lại của câu trả lời là.
Ignacio Vazquez-Abrams

@ IgnacioVazquez-Abrams - Tôi vừa lật nhãn bên phải. Sửa chữa ngay.
Michael Karas

Cảm ơn câu trả lời. Tôi đã thử làm theo cách mà Ypu mong muốn nhưng tôi có tín hiệu đồng hồ bị bẻ cong nhiều hơn. Có quan trọng hơn để giữ các dấu vết chiều dài tương tự? Mặt dưới không được chỉ định cho gnd, đây là lớp tín hiệu nhưng tôi dự định bot sẽ đặt dấu vết bên dưới
Łukasz Przeniosło

1
Đèn flash SPI hiện đại lớn hơn có miếng đệm nhiệt bên dưới chip, tôi sẽ sử dụng nó và tránh định tuyến qua nó nếu có thể.
LOLP

Có, tôi có miếng đệm nhiệt đang được xem xét
ukasz Przeniosło
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.