Câu trả lời:
Trong hầu hết các trường hợp, cách tốt nhất để biết tần số của dạng sóng phản hồi có khớp chính xác với tần số của dạng sóng tham chiếu hay không là quan sát xem hai dạng sóng có duy trì mối quan hệ pha cố định hay không. Nếu tần số của dạng sóng phản hồi cao hơn một chút so với sóng tham chiếu, pha của nó sẽ dẫn đến dạng sóng tham chiếu bằng một lượng tăng dần theo mỗi chu kỳ. Tương tự như vậy nếu tần số của nó thấp hơn tham chiếu, pha của nó sẽ trễ mỗi chu kỳ. Nếu dạng sóng tham chiếu ổn định hợp lý, cố gắng duy trì khóa pha sẽ mang lại khóa tần số rất ổn định.
Đôi khi việc duy trì khóa pha là khó khăn hoặc phản tác dụng, chẳng hạn như nếu người ta cần tạo ra một tần số ổn định có trung bình dài hạn phù hợp với tham chiếu "vênh". Trong trường hợp đó, thực tế là vòng lặp khóa tần số sẽ không theo dõi tần số tham chiếu chặt chẽ như vòng lặp khóa pha sẽ không phải là bất lợi, vì toàn bộ mục đích của vòng lặp trong trường hợp đó sẽ là để tránh bị vênh trong tài liệu tham khảo được chuyển qua đầu ra. Tuy nhiên, nói chung, đáp ứng chặt chẽ hơn của các vòng bị khóa pha thích hợp hơn với phản ứng lỏng hơn của các vòng bị khóa tần số.
Từ góc độ lý thuyết hơn, tần số là đạo hàm thời gian của pha. Tương đương, pha là tích phân thời gian của tần số. Vì vậy, khi một máy dò pha được sử dụng để điều khiển tần số thông qua VCO, có một sự tích hợp xung quanh vòng lặp. Hoặc, đại khái, một hiệu ứng lọc thông thấp.
Như supercat chỉ ra, lợi thế đạt được là từ chối "vênh" hoặc thậm chí trục trặc trong tài liệu tham khảo.
Cách đây nhiều năm, với BEE mới được đúc, tôi đã sử dụng PLL để giải quyết vấn đề trục trặc trên đồng hồ bảng nối đa năng, ví dụ, do cắm thẻ nóng, (đây là một nhà cung cấp vòng kỹ thuật số), gây ra một thẻ đặc biệt nhạy cảm "khóa máy", bỏ bất kỳ cuộc gọi hoạt động nào đang diễn ra. PLL đã từ chối các trục trặc, tạo ra một đồng hồ ổn định cho thẻ dòng, trung bình, đó là tần số bị khóa với đồng hồ bảng nối đa năng.
Tôi nghĩ lý do chính là pha có thể được đo tức thời trong thời gian gần như bằng không, trong khi tần số như trong máy dò pha loại II được tích hợp trong nhiều thư viện PLL và chip PLL cần ít nhất một chu kỳ xung nhịp. và nếu sử dụng dữ liệu, tần số của tín hiệu có thể không dễ dàng trích xuất. Ngoài ra sự hiện diện của trục trặc gây ra lỗi.
Thực tế là phát hiện F cho thời gian bắt nhanh hơn do thiếu phản hồi tích cực khi chu kỳ bỏ qua để trở thành phản hồi tích cực cho các máy dò pha loại I như cổng OR hoặc bộ trộn pha bóng bán dẫn hoặc bóng bán dẫn. nhưng những thứ này miễn dịch hơn với các trục trặc và bỏ qua các chuyển đổi sai.
Các máy dò nhạy cạnh là chúng phát hiện pha hoặc đếm chu kỳ hoặc phát hiện tần số không tránh khỏi sự cố và không phù hợp với tín hiệu đầu vào nhiễu nhưng rất hữu ích cho thang đo tần số PLL với lỗi tần số đầu vào phạm vi rộng để tổng hợp đồng hồ trong đó máy dò pha tương tự hoặc loại I khó khăn hơn trong phạm vi chụp rộng mà không tăng băng thông và tăng vòng lặp.
PLL yêu thích của tôi là thu thập dữ liệu nhiễu trên khoảng trống dọc không sử dụng TV (VBI) Dữ liệu là NRZ 4Mb / s đơn giản cho một dòng dữ liệu trên mỗi trường. hoặc 1/120 giây cho NTSC. VCXO đã được chuyển đổi thành tín hiệu răng cưa và dữ liệu được phát tương tự nơi có thể có nhiễu. Dữ liệu được lọc để nâng cosin để loại bỏ ISI và phân biệt với các xung một sản phẩm sẽ lấy mẫu pha của tín hiệu Sawtooth và sau đó giữ cho đến khi chuyển tiếp bit tiếp theo. Nó đủ ổn định để duy trì đồng bộ hóa từ trường này sang trường khác nhưng có thể sửa lỗi pha trong vòng 1%. Chúng tôi đã sử dụng nó để phát sóng các trò chơi thực thi theo chu kỳ cho TRS-80's VIC-20 vào đầu những năm 80'S để nó dường như là một modem 2 chiều chỉ là một máy chủ gửi tất cả các trò chơi được chọn một cách nhanh chóng (hồi đó là các tệp nhỏ)
Tín hiệu dò pha sử dụng mạch S & H luôn tạo ra tín hiệu lỗi là bản sao của tín hiệu được lấy mẫu ... trong trường hợp của tôi là tín hiệu Sawtooth sắc nét. Ở lỗi không pha. các cạnh dữ liệu xếp thành hàng giữa của Sawtooth.
Từ quan điểm toán học, các máy dò pha không so sánh các pha của tín hiệu. Thông thường các máy dò pha tạo ra các hàm phi tuyến tính (ví dụ sin, sawtooth, bó xung) mà trong một số phép tính gần đúng chỉ phụ thuộc vào độ lệch pha giữa hai tín hiệu. Động lực học phi tuyến tính phức tạp của hệ thống lỗ (bộ phát hiện pha + bộ lọc VCO +) buộc vòng lặp khóa pha để đồng bộ hóa tần số của VCO với tần số đầu vào. Các sửa đổi khác nhau của PLL được sử dụng để cải thiện các đặc tính hiệu suất ( Phạm vi giữ, kéo và khóa của các mạch dựa trên PLL: định nghĩa toán học nghiêm ngặt và các hạn chế của lý thuyết cổ điển.) để đồng bộ hóa tần số nhanh hơn và theo cách mạnh mẽ hơn. Một trong những máy dò pha phổ biến nhất là Máy dò thường xuyên pha (PFD) được thiết kế để sử dụng độ lệch tần số của tín hiệu để cải thiện các đặc tính này. Tổng quan toán học tốt về các mô hình PLL tương tự được đưa ra trong vòng lặp Khóa-khóa: mô hình phi tuyến và các hạn chế của lý thuyết cổ điển