Thiết lập và giữ thời gian đầu ra khi bị vi phạm

Xem xét một cạnh tích cực kích hoạt D flip flop với tín hiệu đầu vào X với thời gian thiết lập là 20 ns và thời gian giữ là 0 ns. Điều gì sẽ là đầu ra?

C là tín hiệu đồng hồ với chu kỳ 40 ns.

Trong cạnh tích cực thứ 6, chúng ta thấy rằng dữ liệu (hoặc X) không ổn định trong 20 ns (thời gian thiết lập) trước khi nó đi từ 1 đến 0. Vì vậy, đầu ra không thể dự đoán được, phải không?

Khi tôi hỏi điều này với giáo sư của mình, ông nói rằng đầu ra của flip flop sẽ là giá trị của đầu vào (X) trước 20 ns là 1 ở đây.

Anh ấy có đúng không?

Nếu thời gian thiết lập của flip-flop là 20 ns, điều đó có nghĩa là dữ liệu phải ổn định ít nhất 20ns trước khi bắt cạnh đồng hồ. Thời gian giữ tương tự là lượng thời gian, dữ liệu phải duy trì ổn định sau khi cạnh đồng hồ xuất hiện. Vì vậy, cùng nhau họ xác định một "cửa sổ thiết lập giữ", trong đó dữ liệu phải ổn định.

Nếu dữ liệu thay đổi / bật / tắt trong cửa sổ này, đầu ra không thể đoán trước hoặc có thể di chuyển.

Trong dữ liệu câu hỏi của bạn bật / tắt trong cửa sổ thiết lập trước cạnh đồng hồ thứ 6, có nghĩa là đầu ra không thể đoán trước.

Giáo sư của bạn cần phải cắt giảm các loại thảo mộc.

Vì dữ liệu đang thay đổi trong thời gian thiết lập và vì thời gian thiết lập là một khoảng thời gian tối thiểu trước đồng hồ mà dữ liệu cần ổn định, nên không thể biết đầu ra sẽ là 0 hay 1. Trong thực tế, nó thậm chí có thể đi vào trạng thái siêu bền và dao động.

Nếu dữ liệu ổn định giữa thời gian thiết lập và thời gian giữ, thì nhà sản xuất chốt D đảm bảo rằng đầu ra của chốt D sẽ có thể dự đoán được, những gì nó nói sẽ nằm trong bảng dữ liệu.

Nếu dữ liệu thay đổi trong quá trình thiết lập để giữ cửa sổ, thì có khả năng đầu ra sẽ là 0 hoặc 1, nhưng nhà sản xuất không đưa ra khẳng định nào.

Nó chỉ có khả năng là 0 hoặc 1, không được bảo đảm. Đầu ra có thể di chuyển. Điều này có nghĩa là có thể có một thời gian thêm hữu hạn và không thể đoán trước, ngoài độ trễ lan truyền thông thường được trích dẫn trong bảng dữ liệu, trong đó hai cổng được điều khiển bởi đầu ra này có thể đưa ra các quyết định khác nhau về việc đó là 0 hay 1. Đây là một điều xấu.

Nếu đầu vào đáp ứng các yêu cầu về thời gian thiết lập và giữ, thì đầu ra về cơ bản là "đảm bảo" để phản ánh đầu vào; nếu nó vi phạm thời gian thiết lập, hành vi không còn được đảm bảo hoặc có thể dự đoán đầy đủ, như bạn nói.

Giáo sư của bạn có thể "có lẽ" đúng theo nghĩa là anh ta có thể biểu thị tín hiệu đầu ra có khả năng kết thúc như thế nào, đặc biệt nếu anh ta diễn giải thời gian thiết lập là một mô tả xác định về hành vi của flip-flop, thay vì một yêu cầu tối thiểu với sự thay đổi có thể từ một tập hợp các điều kiện tiếp theo. Nhưng sự giải thích và bản năng của bạn thực sự là mục tiêu. Thời gian thiết lập và giữ thường được sử dụng để thể hiện các giá trị tối thiểu / tối đa mà hành vi có thể được dự đoán một cách đáng tin cậy qua các biến thể của quá trình / điện áp / nhiệt độ và bất cứ khi nào đầu vào vi phạm chúng, đầu ra không thể dự đoán được một cách đáng tin cậy .

Nếu flip-flop thường có độ trễ tối đa 20ns từ đầu vào đến khi cạnh đồng hồ có hiệu lực, thì đầu ra rất có thể sẽ trở thành đầu vào "xung quanh" (tối đa) 20ns trước cạnh đồng hồ, như giáo sư của bạn đề nghị. Nhưng điều duy nhất được chỉ định cho thiết bị là nếu đáp ứng thời gian thiết lập và giữ, thì đầu ra sẽ tuân theo đầu vào.

Vì vậy, tôi đoán theo cách khác, cả hai bạn đều có thể đúng ở một mức độ, nhưng cách giải thích của bạn là đúng 100%, trong khi câu trả lời của giáo sư chỉ là "có thể", và mức độ mà câu trả lời của anh ấy sẽ đúng - như bạn nói - không thể đoán trước.

. không có hậu quả thực sự nào cho khả năng flip-flop rơi vào trạng thái siêu bền "trong một thời gian". Những ứng dụng này có xu hướng hiếm hơn.)

Đầu ra sẽ không xác định và một trình giả lập sẽ phản ánh điều này bằng cách đặt giá trị đầu ra thành 'X'.