Cổng logic NAND có đối xứng hoàn hảo không?

8

Nói cách khác: nếu chúng ta trao đổi A và B, Q sẽ hành xử giống hệt nhau trong phân tích DC và tạm thời?

7

Thực tế là M2 được tham chiếu mặt đất và M1 không thể tạo ra sự khác biệt nhỏ

— BeB00

10

Sẽ có một sự khác biệt rất nhỏ trong mạch đó vì sự khác biệt về VGS trong ngăn xếp N trong khi mạch bị chìm trong quá trình chuyển mạch. M1 sẽ chậm hơn một chút so với M2 trong một số điều kiện.

Tuy nhiên, có khả năng là các yếu tố khác, nói theo cách thức mạch được đặt ra, điều đó sẽ có tác động lớn không kém.

Xác định hoàn hảo. Phần lớn những gì chúng tôi làm trong EE là về mô hình hóa. Mô hình không bao giờ hoàn hảo và ở hầu hết các mức độ trừu tượng, hành vi của mạch này sẽ được coi là đối xứng. Nếu chúng ta để những khác biệt rất nhỏ trong một mạch thường bao gồm hàng chục cổng này có hiệu lực thì chúng ta sẽ không bao giờ thực hiện được bất cứ điều gì.

— Hoàng gia
nguồn

11

Phụ thuộc vào môi trường.
Có thể trong mạch của bạn ở trên và trong một đồ họa, chúng giống nhau nhưng trong thư viện ASIC bạn tìm thấy sự khác biệt giữa các đầu vào khác nhau.

— Oldfart
nguồn

Tôi đã cố gắng thay đổi các đầu vào hoán đổi điều đó với nhau và tôi đã nhận được kết quả chính xác như vậy đó là lý do tại sao tôi nghĩ rằng nó là đối xứng. Nhưng tôi không thể tìm thấy lý luận tốt.

— Vahram Voskerchyan

@VahramVoskerchyan Đó là lỗi logic (ow). Hãy xem xét điều này: nếu tôi tạo một NAND không đối xứng, giả sử có các yêu cầu điện áp khác nhau cho một trong các đầu vào của nó, liệu nó có còn là NAND không?

— candied_orange

@CandiedOrange Nhưng có cổng logic bất đối xứng. Pseudo NMOS NAND chẳng hạn (nếu tôi không nhầm).

— Vahram Voskerchyan

Đó là điểm. Đó là logic (ow) bị lỗi khi cho rằng một NAND đối xứng có nghĩa là tất cả các NANDS đều đối xứng.

— candied_orange

Cả hai bóng bán dẫn PMOS M3 và M4 sẽ ảnh hưởng đến đầu ra thông qua Cgd của chúng trong quá trình chuyển đổi. Tuy nhiên, chỉ có bóng bán dẫn NMOS M1 có thể làm điều tương tự. Vì vậy, trong quá trình chuyển đổi, M1 và M2 sẽ ảnh hưởng đến các đỉnh khác nhau. Ngưỡng chuyển đổi cần thiết cũng sẽ hơi khác nhau. Các vss của cả hai bóng bán dẫn không giống nhau ngay cả khi A và B có cùng điện áp. Điều này là do M2 cũng sẽ cần một vds nhất định để dẫn dòng điện.

— Vahram Voskerchyan

3

Vì các thiết bị M1 và M2 có cấu hình khác nhau, sẽ có sự khác biệt giữa các đầu vào A và B.

Tuy nhiên, bạn có thể phải xem xét rất kỹ và cẩn thận để xem hiệu ứng thời gian hoặc ngưỡng của sự khác biệt đó.

Khi bạn thiết kế một cổng logic thành một hệ thống, bạn làm việc trên các thông số kỹ thuật tối đa, nhưng mong đợi nó hoạt động gần với điển hình. Thường có sự thay đổi 2: 1 hoặc thậm chí 3: 1 giữa các thông số tối đa và thông thường. Có vẻ như bất kỳ sự khác biệt nào về hiệu suất giữa các đầu vào A và B sẽ nhỏ hơn nhiều so với sự khác biệt giữa thời gian tối đa và điển hình.

— Neil_UK
nguồn

Vì vậy, chúng ta có thể nói rằng mạch của chúng tôi là đối xứng với một số biến thể?

— Vahram Voskerchyan

Không. Về mặt logic, nó là đối xứng. Trong thuật ngữ tương tự, nó không xa đối xứng.

— Neil_UK

0

Nếu bạn quan tâm đến việc xử lý xung chính xác, như khi xây dựng FlipFlop của PFD, máy phát tần số pha có độ giật thấp, bạn nên hiểu tất cả các cách khác nhau sẽ tích điện trong mạch và gây khó chịu cho xung tiếp theo, gây ra giữa các xung-trễ-biến thể và do đó jitter xác định.

— hệ thống tương tự
nguồn

0

Tôi đã từng tạo ra một con chip với các cổng NAND không đối xứng có chủ đích, cho một bộ cộng mang gợn trong đó tốc độ từ một đầu vào cần phải được tối ưu hóa, và đầu kia không quá nhiều.

Vì vậy, không nhất thiết phải đối xứng. Nhưng thường là rất gần như vậy.

— Dick Lyon
nguồn