Tại sao điều quan trọng là không vượt quá Vcc ở đầu vào cổng logic?

Điều gì xảy ra với một cổng logic (bên cạnh việc xả khói ma thuật) khi thấy điện áp lớn hơn Vcc? Có phải chỉ vì cổng không được thiết kế để xử lý điện áp cao hơn Vcc được đề xuất, hay nó cũng thường rất quan trọng để giới hạn điện áp cho Vcc thực tế ngay cả khi chip hoạt động trong phạm vi điện áp?

Đó là VCC thực tế có vấn đề.

Các cổng logic (và bộ vi xử lý) có một diode tới VCC và một diode tới GND ở mỗi chân đầu vào và đầu ra. (Ngoại trừ một vài con chip có một vài chân thu gom mở "chịu điện áp cao", như pingswept đã đề cập).

Nếu bạn lái bên ngoài một đầu vào cao hơn VCC thực tế tại thời điểm đó, dòng điện sẽ chạy qua diode đó.

• Miễn là bạn giới hạn dòng điện qua diode đó dưới mức tối đa được liệt kê trong biểu dữ liệu, điện áp quá thấp sẽ không gây ra thiệt hại vĩnh viễn. Tuy nhiên, ngay cả khi bị giới hạn ở một lượng rất nhỏ dòng điện, điều này cũng đủ để phá vỡ các mạch tương tự trên chip - giá trị số hóa từ một ADC đọc một chân đầu vào tương tự có thể hoàn toàn sai khi bị đảo lộn từ điện áp hơi cao hơn VCC trên một số pin khác.

• dòng điện dường như nhỏ qua diode đó có thể làm nóng cục bộ khu vực trên con chip xung quanh chân đó, phá hủy chức năng liên quan đến chân đó. Một người có thể dành nhiều ngày cố gắng để tìm ra lý do tại sao phần mềm của anh ta có vẻ như hoạt động tốt, ngoại trừ những thứ được kết nối với một pin đó. (Đoán làm thế nào tôi biết điều này?)

• dòng điện lớn hơn một chút thông qua diode đó có thể quá nóng và phá hủy toàn bộ chip.

Hầu như mọi IC bạn có thể mua đều có một số "tính năng ẩn" được giả sử là có mặt và do đó không được thảo luận trong biểu dữ liệu.

Trong số này có điốt cơ thể / điốt ức chế ESD. Những kẻ này thường ẩn trên mọi chân I / O trên mọi thiết bị, từ các cổng logic cơ bản thông qua bộ nhớ đến các bộ vi xử lý cao cấp. Họ định tuyến bất kỳ điện áp nào lớn hơn VDD (điện áp cung cấp) hoặc thấp hơn VSS (cung cấp chung) đến đường ray thích hợp.

Nếu bạn đặt một điện áp vượt quá một trong hai giới hạn này, các điốt cơ thể sẽ bị lệch về phía trước và có hiệu quả kẹp mức ở chân với VDD hoặc VSS. Điều này nghe có vẻ như là một điều tốt và nói chung là, nhưng chúng là những thiết bị rất nhỏ và không thể tiêu tan nhiều năng lượng. Cuối cùng, bạn có thể làm hỏng diode này (rút ngắn hoặc thổi mở). Trong trường hợp trước, nó có thể dẫn đến các chân I / O "bị kẹt" và trong trường hợp sau, quá điện áp tiếp theo có thể phá hủy đầu vào.

Các đầu ra collector mở rất tiện lợi để có thể kiểm soát một số đầu ra, như pingswept đã đề cập. Đặt các điện trở nhỏ nối tiếp với các đầu vào có thể tiếp xúc với điện áp khó chịu và / hoặc sử dụng điốt ngoài (thậm chí 1N914 là LỚN so với các điốt bảo vệ trên chính IC) là một cách tốt để giúp bảo vệ các thiết bị.

Tất nhiên, việc thiết kế đúng mạch đầu vào hoặc đầu ra của bạn để xử lý các sự kiện thoáng qua liên tục hoặc lặp đi lặp lại như thế này có thể là một thách thức thiết kế trong chính nó. Nói chung, nếu bạn lo lắng về việc thổi một bộ phận đắt tiền, hãy đệm đầu vào hoặc đầu ra với các IC bộ đệm được cắm rẻ hơn và tốt hơn nhiều.

Hai vấn đề: Điốt bảo vệ từ đầu vào đến GND và VCC sẽ cho phép dòng điện lớn nếu điện áp ở đầu vào cao hơn VCC hoặc dưới GND. Cuối cùng, các điốt có thể nóng lên rất nhiều và trở nên thấp, tức là chúng sẽ hoạt động như một đoạn ngắn từ đầu vào đến VCC hoặc GND. Ngoài ra, chốt có thể xảy ra. Điều này có nghĩa là một thyristor ký sinh ẩn bên trong mạch đầu vào của IC sẽ bật và vẫn bật miễn là có điện áp bên ngoài và khiến dòng điện chạy vào đầu vào. Cuối cùng, mạch đầu vào có thể nóng lên và thiệt hại vĩnh viễn sẽ xảy ra.

Có hai điều cần xem trong bảng dữ liệu: điện áp đầu vào so với VCC thực tế được áp dụng cho chip (chúng đọc thứ gì đó như V_in phải nhỏ hơn VCC + 0,3V và lớn hơn GND-0,3V) và điện áp tuyệt đối ở đầu vào chân (ví dụ V_in phải nhỏ hơn 6V). Vượt quá các giới hạn liên quan đến VCC sẽ có khả năng thổi các điốt bên trong. Vượt quá giới hạn tuyệt đối sẽ có khả năng thổi cổng của các bóng bán dẫn CMOS ở đầu vào.

Một số cổng logic được thiết kế cho các giao diện giữa logic 3,3V và logic 5V có thể xử lý 5V ở đầu vào khi bản thân IC được cung cấp với 3,3V, nhưng những điều này rất hiếm. Các IC này thiếu các điốt bảo vệ từ đầu vào đến VCC (và thường có các điốt z từ đầu vào đến GND và một số thủ thuật khác để ngăn ngừa thiệt hại của ESD).