Mục đích của cổng AND có cùng tín hiệu trên cả hai đầu vào là gì?

Nếu đây là bộ đệm, tại sao lại sử dụng cổng AND, ngoài khả năng có sẵn của cổng đó trong một gói duy nhất? Đây là trên một bảng eval Thiết bị tương tự SHARC.

logic-gates buffer

— lọ
nguồn

Đây là một bộ đệm. Hai cổng có nghĩa là gấp đôi dòng điện đầu ra. Nhưng tại sao sử dụng cổng AND thay vì bộ đệm, bạn có thể hỏi? Ban đầu tôi sẽ nói rằng có lẽ họ đã sử dụng một hoặc hai cổng AND ở nơi khác trong mạch và chỉ xuất hiện một chip quad và cổng đơn, sử dụng hai cổng AND làm bộ đệm thay vì gọi bộ đệm thực tế để tiết kiệm không gian bảng và bộ phận đếm. Tuy nhiên, có vẻ như chúng là giống cổng đơn. Vì vậy, tôi cho rằng họ có rất nhiều chip cổng AND trong tay vì bất kỳ lý do gì - có lẽ chúng được sử dụng ở nơi khác trong mạch hoặc trong các thiết kế khác được sản xuất trên cùng một dây chuyền sản xuất - và họ không muốn trả tiền cho một chi tiết đơn hàng khác / bộ nạp một phần trên máy chọn và đặt, vì vậy họ chỉ định thêm cổng AND thay vì một số cổng AND và một số bộ đệm.

Một điều cần lưu ý về việc sử dụng hai cổng AND (hoặc hai cổng logic đầu vào khác) theo cách này thay vì bộ đệm (hoặc bộ biến tần) là có gấp đôi số chân đầu vào, do đó điện dung đầu vào sẽ tăng gấp đôi. Điều này có lẽ sẽ không phải là một vấn đề trong hầu hết các trường hợp. Nếu đó có thể là một vấn đề, hãy buộc một đầu vào cao (hoặc thấp, tùy thuộc vào cổng) thay vì kết nối cả hai với tín hiệu đầu vào.

Chỉnh sửa: có vẻ như một trong số chúng được đánh dấu DNP, và do đó có thể là một dấu chân trống trên bảng. Tôi cho rằng điều này đã được thực hiện chỉ trong trường hợp một cổng không thể cung cấp đủ sức mạnh ổ đĩa, họ có thể thêm một giây mà không phải quay lại bảng.

— alex.forencich
nguồn

Về hai cổng có nghĩa là gấp đôi dòng điện đầu ra , điều đó không chính xác. Thực tế không có hai cổng AND trong mạch. Các sơ đồ và PCB cho phép hoặc được sử dụng, nhưng chỉ U9 được trang bị, và U10 được đánh dấu là "DNP" (Do Not Place). Thông thường, điều này sẽ được thực hiện để thử nghiệm hoặc để có sẵn một thiết bị dự phòng trong trường hợp có vấn đề khi giữ thiết bị U9. Nếu bạn thực sự kết nối các đầu ra của hai thiết bị với nhau, kết quả sẽ là chúng sẽ cố gắng chiến đấu với nhau, không phải là bạn sẽ nhận được gấp đôi dòng đầu ra.

— Graham

Giả sử họ kéo về cùng một hướng, thì họ sẽ không đánh nhau. Cả hai đều là CMOS, các bóng bán dẫn đầu ra về cơ bản sẽ chỉ song song. Điểm tốt về chú thích DNP, mặc dù. Tôi đoán họ đặt hai dấu chân lên đó trong trường hợp họ cần nhiều sức mạnh hơn mức có thể cung cấp.

— alex.forencich

Điểm công bằng trên chúng là CMOS - bạn có thể song song FET / MOSFET để có thêm dòng điện, do đó sẽ hoạt động. TTL chắc chắn sẽ không, bởi vì các BJT không hoạt động theo cách đó. Mặc dù tôi vẫn không khuyến nghị điều đó, vì thời gian chuyển đổi sẽ không hoàn toàn giống nhau và điều đó sẽ mang lại những đột biến ngắn nhưng rất lớn trong thời gian ngắn khi cả hai không ở cùng một trạng thái. Không đủ để giết bất cứ thứ gì ngay lập tức, nhưng nó sẽ không giúp kéo dài tuổi thọ và những mũi nhọn hiện tại sẽ tạo ra những vấn đề thực sự với EMC.

— Graham

@Graham: Có cả hai đầu vào của cổng "VÀ" được gắn với nguồn tín hiệu có thể sẽ tăng gần gấp đôi tải trên nguồn đó với một đầu vào được gắn với nguồn đó và đầu vào khác được buộc cao.

— supercat

@supercat Điều đó đúng, nhưng không thực sự phù hợp với những gì tôi đã nói về cả hai kết quả đầu ra của hai cổng "VÀ" riêng biệt. Tuy nhiên, đó là một cải tiến có thể khác cho mạch.

— Graham

Các nhà thiết kế có thể đã chọn cổng AND vì tính sẵn có hoặc một số tiện lợi khác. Có lẽ họ đã có cổng AND trên hóa đơn vật liệu cho bảng đó rồi.

Các cổng được sử dụng như một bộ đệm để lái cáp. Hai cổng có thể phát ra nhiều dòng điện hơn phần tạo ra tín hiệu ban đầu.

Có những IC chỉ đệm mà không có chức năng logic ( ví dụ SN74LVC2G34 .)

— Nick Alexeev
nguồn

" Bởi vì có sẵn hoặc một số tiện lợi khác " ... Họ gọi đó là "Thiết kế cho sản xuất" (DFM), nhưng ai biết ai thực sự đã làm điều đó? Có lẽ dự án 6-Sigma của một người mới thuê đã đưa ra thiết kế bảng (cuối cùng) đó ... Tôi thích nó, chủ yếu là :)

— CapnJJ

SPDIF được thiết kế để lái 1Vp-p từ nguồn 75 ohm thành tải 75 ohm.

Đã giải quyết được yêu cầu hiện tại từ trình điều khiển, có lẽ các nhà thiết kế đã quyết định rằng đó là cách rẻ nhất (hoặc nhỏ nhất về không gian PCB, hay nói cách khác là tối ưu trong thiết kế của họ) để cung cấp nó.

— Brian Drumond
nguồn