Đề xuất bố trí PCB Crystal cạnh tranh

Điều này có liên quan đến câu hỏi này: Bố cục dao động tinh thể của tôi như thế nào?

Tôi đang cố gắng bố trí một tinh thể 12 MHz cho bộ điều khiển vi mô. Tôi đã đọc qua một số khuyến nghị đặc biệt cho các tinh thể cũng như cho thiết kế tần số cao.

Đối với hầu hết các phần họ dường như đồng ý về một số điều:

1. Giữ dấu vết càng ngắn càng tốt.
2. Giữ các cặp dấu vết khác biệt càng gần với cùng độ dài càng tốt.
3. Cô lập tinh thể từ bất cứ điều gì khác.
4. Sử dụng máy bay mặt đất bên dưới tinh thể.
5. Tránh vias cho các đường tín hiệu.
6. Tránh uốn cong góc phải trên dấu vết

Đây là cách bố trí những gì tôi hiện có cho tinh thể của mình:

Màu đỏ tượng trưng cho đồng PCB trên cùng và màu xanh là lớp PCB dưới cùng (đây là thiết kế 2 lớp). Lưới là 0,25mm. Có một mặt phẳng hoàn chỉnh bên dưới tinh thể (lớp màu xanh) và xung quanh tinh thể là một mặt đất được gắn với mặt phẳng dưới mặt đất bằng cách sử dụng một vài vias. Dấu vết kết nối với pin bên cạnh các chân đồng hồ là để thiết lập lại bên ngoài của uC. Nó nên được giữ ở mức ~ 5V và thiết lập lại được kích hoạt khi nó được nối đất.

Vẫn còn một vài câu hỏi tôi có:

1. Tôi đã thấy một vài bố trí được đề xuất đặt các tụ tải gần IC hơn và các bố trí khác đặt chúng ở phía xa. Tôi có thể mong đợi sự khác biệt nào giữa hai loại này và loại nào được khuyến nghị (nếu có)?
2. Tôi có nên loại bỏ mặt phẳng mặt đất từ ​​ngay bên dưới dấu vết tín hiệu? Có vẻ như đó sẽ là cách tốt nhất để giảm điện dung ký sinh trên các đường tín hiệu.
3. Bạn sẽ đề nghị dấu vết dày hơn hoặc mỏng hơn? Hiện tại tôi có dấu vết 10mil.
4. Khi nào tôi nên mang hai tín hiệu đồng hồ lại với nhau? Tôi đã thấy các đề xuất trong đó hai dòng chủ yếu hướng về nhau trước khi đến uC và các dòng khác được tách ra và đưa nhau chậm lại như tôi hiện có.

Đây có phải là một bố cục tốt? Làm thế nào nó có thể được cải thiện?

Các nguồn tôi đã đọc qua cho đến nay (hy vọng điều này bao gồm hầu hết trong số họ, tôi có thể thiếu một vài):

1. Đề xuất của TI cho hướng dẫn bố trí tốc độ cao
2. Cân nhắc thiết kế phần cứng AVR của Atmel
3. Thực tiễn tốt nhất của Atmel cho cách bố trí bộ dao động PCB

chỉnh sửa:

Cảm ơn lời đề nghị của bạn. Tôi đã thực hiện các thay đổi sau đây cho bố cục của mình:

1. Lớp dưới cùng bên dưới uC đang được sử dụng làm mặt phẳng nguồn 5V và lớp trên cùng là mặt phẳng cục bộ. Mặt phẳng mặt đất có một mặt phẳng xuyên qua mặt phẳng toàn cầu (lớp dưới cùng) trong đó 5V kết hợp với nguồn và có một tụ gốm 4,7uF giữa hai mặt phẳng. Thực hiện định tuyến mặt đất và điện dễ dàng hơn nhiều!
2. Tôi đã loại bỏ các yếu tố trên mặt đất ngay dưới viên pha lê để tránh rút ngắn vỏ pha lê.
3. @RussellMcMahon, tôi không chắc chính xác ý bạn là gì khi thu nhỏ vùng lặp. Tôi đã tải lên một bố cục đã được sửa đổi, nơi tôi mang các dây dẫn pha lê lại với nhau trước khi gửi chúng đến uC. Đây có phải là những gì bạn có ý nghĩa?
4. Tôi không hoàn toàn chắc chắn làm thế nào tôi có thể hoàn thành vòng bảo vệ của mình xung quanh viên pha lê (ngay bây giờ nó có dạng hình móc). Tôi có nên chạy hai vias để kết nối các đầu (cách ly với mặt đất toàn cầu), tháo vòng một phần hay chỉ để nguyên như vậy?
5. Tôi có nên loại bỏ mặt đất toàn cầu từ bên dưới tinh thể / nắp không?

Vị trí của bạn là tốt.

Định tuyến của bạn các dấu hiệu tín hiệu tinh thể là tốt.

Nền tảng của bạn là xấu. May mắn thay, làm nó tốt hơn thực sự làm cho thiết kế PCB của bạn dễ dàng hơn. Sẽ có nội dung tần số cao đáng kể trong các dòng trả về của vi điều khiển và các dòng qua các nắp tinh thể. Chúng nên được chứa cục bộ và KHÔNG được phép chảy qua mặt phẳng chính. Nếu bạn không tránh điều đó, bạn sẽ không có mặt phẳng mặt đất nữa mà là ăng ten vá được cấp nguồn trung tâm.

Buộc tất cả các mặt đất ngay lập tức liên kết với các vi với nhau trên lớp trên cùng. Điều này bao gồm các chân tiếp đất của micro và mặt đất của các viên pha lê. Sau đó kết nối mạng này với mặt phẳng mặt đất chính ở một nơi duy nhất . Bằng cách này, các dòng vòng lặp tần số cao gây ra bởi vi mô và tinh thể vẫn ở trên mạng cục bộ. Dòng điện duy nhất chảy qua kết nối với mặt phẳng đất chính là dòng trở lại được nhìn thấy bởi phần còn lại của mạch.

Để có thêm tín dụng, do đó, một cái gì đó tương tự với mạng lưới điện của micro, đặt hai điểm cấp dữ liệu gần nhau, sau đó đặt một nắp gốm 10 hayF ngay giữa hai điểm ngay trên mặt vi mô của các điểm cấp dữ liệu. Mũ lưỡi trai trở thành một shunt cấp độ thứ hai cho công suất tần số cao đối với dòng điện mặt đất được tạo ra bởi vi mạch và sự gần gũi của các điểm cấp nguồn làm giảm mức độ ổ ăng ten của bất cứ thứ gì thoát khỏi hệ thống phòng thủ khác của bạn.

Để biết thêm chi tiết, xem https://electronics.stackexchange.com/a/15143/4512 .

Đã thêm vào để đáp ứng với bố cục mới của bạn:

Điều này chắc chắn tốt hơn ở chỗ các dòng vòng lặp tần số cao được giữ trong mặt phẳng chính. Điều đó sẽ làm giảm bức xạ tổng thể từ bảng. Vì tất cả các anten hoạt động đối xứng như các máy thu và máy phát, điều đó cũng làm giảm tính nhạy cảm của bạn với các tín hiệu bên ngoài.

Tôi không thấy sự cần thiết phải làm cho dấu vết mặt đất từ ​​mũ pha lê trở nên siêu nhỏ. Có rất ít tác hại trong đó, nhưng nó không cần thiết. Dòng điện khá nhỏ, vì vậy thậm chí chỉ cần một dấu vết 8 triệu cũng sẽ ổn.

Tôi thực sự không nhìn thấy điểm đến ăng-ten cố ý đi xuống từ các nắp pha lê và quấn quanh viên pha lê. Tín hiệu của bạn ở dưới mức nơi sẽ bắt đầu cộng hưởng, nhưng thêm ăng-ten vô cớ khi không có ý định truyền hoặc thu RF không phải là ý kiến ​​hay. Rõ ràng là bạn đang cố gắng đặt một "vòng bảo vệ" xung quanh viên pha lê, nhưng không đưa ra lý do tại sao. Trừ khi bạn có dV / dt rất cao gần đó và các tinh thể được chế tạo kém, không có lý do gì họ cần phải có vòng bảo vệ.

Hãy xem ghi chú ứng dụng của Atmel, AVR186, "Thực tiễn tốt nhất cho cách bố trí PCB của dao động" tại http://ww1.microchip.com/doads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-PCB- Bố cục của dao động_ApplicationNote_AVR186.pdf

Đặt các nắp tải bên cạnh IC; giữa IC và tinh thể. Giữ các dấu vết XTALI, XTALO ngắn nhưng giảm thiểu khớp nối điện dung của chúng bằng cách giữ các dấu vết càng xa nhau càng tốt. Nếu bạn cần làm cho các dấu vết dài hơn nửa inch, đặt một dây nối đất giữa chúng để tiêu diệt điện dung chéo. Bao quanh các dấu vết với mặt đất ở tất cả các phía và đặt một mặt phẳng dưới mặt đất.

Giữ dấu vết ngắn.