Tôi đã thực hiện một bố cục sơ bộ của tinh thể của tôi. Tôi chưa bao giờ thiết kế một bảng với các tinh thể, vì vậy đây chỉ là một bước đầu tiên thô sơ dựa trên kiến thức làm việc nhỏ về bố trí pha lê của tôi. Làm thế nào tôi tìm kiếm cho đến nay? Bất cứ điều gì tôi có thể làm tốt hơn?
Chi tiết trên diễn đàn:
- 4 lớp (từ trên cùng: tín hiệu - mặt đất - mặt phẳng công suất phân chia - tín hiệu)
- Y1 là 32,768KHz
- Y2 là 12 MHz
- mũ tải lần lượt là 15pF và 18pF cho Y1 và Y2
- đối với tỷ lệ, khoảng cách giữa các miếng đệm của Y2 và phần giữ MCU là 1,75mm
Lưu ý: hình ảnh này không hiển thị chân nguồn / chân MCU. Tôi đã bỏ qua tất cả các loại gốm 0,001uF, 0,01uF và 0,1uF trên chu vi bên ngoài của MCU với các kết nối trực tiếp với mặt phẳng điện 3V3 và mặt phẳng đất qua các dấu vết ngắn đến vias dưới chip
EDIT: Cập nhật bố cục và hình ảnh tinh thể. Tôi kéo các tinh thể về phía MCU và kéo các tụ điện tải vào các tinh thể. Mặc dù tôi đã nói rằng nó không quan trọng, dấu vết gần như bằng pha lê với MCU. Các dấu vết cho Y2 chỉ giảm 4 triệu nếu toán của tôi đúng. : D