Tại sao một cổng AND duy nhất cần 60 bóng bán dẫn?


24

Nhìn vào biểu dữ liệu cho MC74VHC1G08 , trong phần tính năng , nó nêu rõ Chip Complexity: FETs = 62.

  • Tại sao IC này cần 62 bóng bán dẫn, trong khi một cổng AND có thể được tạo ra chỉ với 6 bóng bán dẫn?
  • 56 bóng bán dẫn khác đang được sử dụng để làm gì? Tôi đoán sẽ là một số loại mạch bảo vệ, nhưng tôi không chắc chắn.

8
Làm thế nào bạn có thể tạo một cổng CMOS VÀ với hai bóng bán dẫn? Tôi cần tối thiểu sáu và tôi cần thêm một bó nữa để đệm đầu ra để tăng tải lớn cho chip.
Elliot Alderson

1
Liệu nó thực sự có 62 bóng bán dẫn, hay ON có một số công thức để tính toán kích thước (như "mã lực thuế" ngày xưa, chỉ theo hướng khác)? Là tất cả các bóng bán dẫn độc lập, hoặc nó có một loạt các bóng bán dẫn song song trên đầu ra cho quạt ra?
TimWescott

4
Có thể không có nghĩa là 62 bóng bán dẫn; đây có thể là một con số "bình thường hóa" được cắm vào một loại midel dự đoán độ tin cậy nào đó. Điều đó nói rằng, biểu dữ liệu nói rằng nó có "nhiều giai đoạn", bao gồm cả bộ đệm đầu ra. Và có, bảo vệ đầu vào cũng sẽ được tính vào số lượng bóng bán dẫn.
Dave Tweed

@ElliotAlderson Bạn nói đúng - nên nói 6, không phải 2.
eeze

4
@Platytude Tôi không giả vờ hiểu đầy đủ lý do tại sao, nhưng đôi khi tôi nghe thấy điốt trong CMOS được thực hiện bằng FET. Có lẽ làm mọi thứ có thể với FET làm cho quá trình chế tạo dễ dàng hơn hoặc một cái gì đó.
mbrig

Câu trả lời:


33

Có thể có một số lý do tại sao nhiều hơn 6 MOSFET tối thiểu (4 cho NAND + 2 cho biến tần) được sử dụng trong IC này:

  • Như đã nêu trong biểu dữ liệu:

Mạch bên trong bao gồm nhiều giai đoạn, bao gồm đầu ra bộ đệm cung cấp khả năng chống ồn cao và đầu ra ổn định.

  • Đầu ra sẽ được thực hiện bằng cách sử dụng các bóng bán dẫn khá lớn (không phải kích thước tối thiểu). Luôn luôn có "gấp" có nghĩa là nhiều bóng bán dẫn được kết hợp thành một bóng lớn trong đó các khu vực khuếch tán nguồn và cống được chia sẻ giữa hai bóng bán dẫn. Điều này hoạt động như một bóng bán dẫn lớn nhưng có thể được tính là nhiều nếu bạn muốn số lượng bóng bán dẫn cao hơn.

  • Việc bảo vệ ESD ở đầu vào và đầu ra của IC được chế tạo trong các quy trình CMOS hiện đại thường sử dụng "MOSFE cổng nối đất" thay vì điốt truyền thống hơn.

  • Một mạch "kẹp ESD" là cần thiết giữa các chân cung cấp, một mạch như vậy bao gồm một vài bóng bán dẫn.

  • Các mạch kỹ thuật số (như cổng AND này) thường cần tách rời nguồn cung cấp trên chip. Chúng được gọi là "các tế bào giải mã". Đây là các tụ điện giữa các đường ray cung cấp. Các tụ điện này hầu hết được chế tạo bằng cách sử dụng điện dung Gate-Drain / Source của Transitor.

  • Trong các quy trình CMOS, MOSFET là thành phần "cơ bản" nhất, chúng cũng là thành phần được kiểm soát nhiều nhất và linh hoạt nhất để các nhà thiết kế vi mạch thích sử dụng MOSFET bất cứ khi nào có thể.

Tất cả trong tất cả đều "khá dễ dàng" khi cần 62 bóng bán dẫn để thực hiện một chức năng có vẻ đơn giản như cổng AND. Điều đó cũng bởi vì IC này "nhiều hơn một chút" chứ không chỉ là một cổng AND đơn giản. Các cổng AND trong các mạch phức tạp hơn như CPU, vi điều khiển, v.v. thường sẽ chỉ sử dụng 6 bóng bán dẫn. Nhưng những cổng này không "độc lập" như IC này.


Có một lý do tại sao bạn sẽ không tạo ra một bóng bán dẫn lớn hơn trên khuôn thay vì sử dụng song song nhiều cái nhỏ hơn?
DKNguyen

2
@Toor Có, kích thước của bóng bán dẫn. Nói rằng tôi cần W / L là 1000um / 0,13um. Điều đó có nghĩa là một bóng bán dẫn rất rộng (1mm) nhưng rất mỏng (dưới 0,0005 mm) không thực tế, điều đó sẽ dẫn đến kích thước rất khó sử dụng cho chip. Những gì được ưa thích là một con chip gần như vuông (nhưng một hình chữ nhật cũng OK). Vì vậy, chúng tôi gấp bóng bán dẫn đó thành ví dụ 20 cái nhỏ hơn 50um / 0,13um và kết hợp nó thành một hình chữ nhật. Hãy xem nó trông như thế nào ở đây: zeptobars.com/en/read/ Kẻ
Bimpelrekkie

1
Transitor đầu ra "gấp" của LDO này là cấu trúc giữa hai "đốm màu" (đó là các miếng đệm liên kết) ở phần trên bên phải của hình ảnh. Mặc dù đây là LDO, nhưng nó sẽ trông tương tự trên bất kỳ IC nào cần sử dụng MOSFE lớn.
Bimpelrekkie

2
À, vậy là bạn có thể "đổ bóng bán dẫn" vào tất cả các ngóc ngách có sẵn trên bánh wafer. Giống như đổ cát vào một cái lọ hơn là lấp đầy nó bằng một vài tảng đá lớn và không gian trống.
DKNguyen

@Toor Đúng, nó không đơn giản như đổ cát nhưng ý tưởng thực sự giống nhau, việc lấp đầy hình dạng (cách ngẫu nhiên) dễ dàng hơn nhiều với các đơn vị nhỏ mà nó có hiệu quả để lấp đầy nó bằng một bóng bán dẫn đơn rất dài và hẹp.
Bimpelrekkie

8

Từ ON Bán dẫn MC74VHC1GT00 - Hướng dẫn sản phẩm Cổng NAND 2 đầu vào :

Mạch bên trong bao gồm nhiều giai đoạn, bao gồm đầu ra bộ đệm cung cấp khả năng chống ồn cao và đầu ra ổn định.

Cấu trúc đầu vào MC74VHC1G00 cung cấp bảo vệ khi điện áp lên đến 7 V được áp dụng, bất kể điện áp cung cấp. Điều này cho phép MC74VHC1G00 được sử dụng để giao tiếp các mạch 5 V đến 3 V.

Độ phức tạp chip: FETs = 56

Bảo vệ xuống nguồn được cung cấp trên đầu vào

Độ trễ lan truyền cân bằng

Từ ON S bán dẫn MC74VHC1GT00 - Bảng dữ liệu NAND Gate 2 đầu vào .

VCCVCC

tôiÔiFF

Điện áp chịu được điện áp> 2000V

Chúng tôi có ít nhất ba giai đoạn, đó là đầu vào, logic và đầu ra.

Cổng AND MC74VHC1G08, có thể được hình thành từ NAND và KHÔNG, mất 62 FET. MC74VHC1GT00 NAND mất 56. Cùng một gia đình, vì vậy có khoảng 6 FET để thực hiện một biến tần. Điều đó có nghĩa là MC74VHC1G00 sẽ có khoảng 9 cổng chức năng và MC74VHC1G08 10 cổng.

Cơ sở của câu hỏi của OP là logic AND có thể được triển khai từ 6 cổng, nhưng KHÔNG trong MC74VHC1G08 phải có ít nhất 6 FET.

Nói 8 + 6 để thực hiện logic, sẽ để lại khoảng 48 FET để cung cấp tất cả các biện pháp bảo vệ bổ sung.

Đoán 5/6 FET / đầu vào để cung cấp bảo vệ ESD = 36 FET.

Phần còn lại để cung cấp tất cả các biện pháp bảo vệ khác. Đây rõ ràng không phải là một cổng AND đơn giản.


3

Có bao nhiêu MOSFET nhỏ song song trong một MOSFET điện? Hàng ngàn? Cổng nhỏ này có dòng điện đầu ra khá cao, vì vậy nó cần 62 MOSFET nhỏ để làm điều đó.

Giá trị hai xu của tôi đoán.


2

Cổng MOSFET càng khó điều khiển để bật nó, thì càng mất nhiều thời gian để MOSFET tắt sau đó. Hiệu suất có thể được cải thiện bằng cách thêm mạch để hạn chế điện áp cổng dư thừa, mặc dù thực hiện điều này mà không làm tăng sự tiêu hao năng lượng tĩnh là khó khăn.

Tôi không biết những kỹ thuật chính xác nào được sử dụng trong CMOS để ngăn chặn quá bão hòa, nhưng các thiết bị Schottky công suất thấp dựa trên các bóng bán dẫn tiếp giáp lưỡng cực có thể cung cấp một chất tương tự hữu ích. Hãy xem xét hai biến tần đơn giản được hiển thị dưới đây:

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Biến tần bên trái đơn giản hơn biến tần bên phải, nhưng nếu chạy mô phỏng, người ta sẽ thấy rằng việc thêm diode cho phép mạch bên phải tắt nhanh hơn nhiều so với bên trái.

Trong các bộ biến tần dựa trên BJT bên dưới, diode Schottky sẽ tăng một chút công suất tiêu tán trong R3, nhưng mức tăng như vậy sẽ rất nhỏ so với mức tiêu thụ điện năng chung. Trong một thiết bị CMOS, chỉ cần kẹp điện áp cổng sẽ làm tăng sự tiêu hao năng lượng, khiến nó cần phải sử dụng các phương pháp khác, tinh vi hơn.


Tôi không nhớ MOS có vấn đề về hành vi làm chậm lưu trữ điện tích.
analogsystemsrf

Đối với các MOSFET nhỏ, việc thêm mạch bổ sung vào các thứ thiên vị một cách tối ưu có thể không hữu ích, nhưng các MOSFET lớn sẽ tối thiểu có điện dung cổng và tôi nghĩ chúng có các vấn đề thiết kế khác ngoài chúng, mặc dù tôi không biết chính xác chúng là gì . Sử dụng một cổng NAND bốn bóng bán dẫn cho một biến tần hai bóng bán dẫn lớn (hoặc thậm chí hai nhóm bóng bán dẫn song song lớn) có thể sẽ không mang lại hiệu suất tốt như có thể đạt được khi kiểm soát tốt hơn các điện áp cổng.
supercat

1

Có lẽ con súc sắc thực sự có bốn cổng AND trên đó, bởi vì nó sử dụng cùng một khuôn vật lý chính xác như con chip MC74VHC08 này , chỉ nối dây với một trong các cổng.

Tại sao phải trả chi phí và rắc rối cho việc thiết kế, thử nghiệm và hỗ trợ một khuôn hoàn toàn riêng biệt, khi chi phí giữa 17 so với 62 bóng bán dẫn trên silicon về cơ bản là không?

Điều đó sẽ thêm tối đa 2 hoặc 6 bóng bán dẫn để bảo vệ nguồn điện và 14 hoặc 15 bóng bán dẫn cho mỗi AND. Không quá vô lý.


Tự hỏi về điều đó quá - đó không phải là một ý tưởng điên rồ vì hầu hết mức tiêu thụ năng lượng sẽ rất năng động nên các cổng không được sử dụng sẽ khó phản đối. Tuy nhiên, liên kết của bạn đến biểu dữ liệu cho phần bốn cho biết "Độ phức tạp của chip: 24 FET hoặc 6 Cổng tương đương" - tức là đơn giản hơn .
Chris Stratton
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.