Đặt tụ điện bypass sau khi VCC đến IC

13

Tôi có một câu hỏi về bỏ qua tụ điện và vị trí có thể của họ.

Tôi đang thiết kế những gì tôi hy vọng là một PCB hai mặt, có VCC và phần lớn các dòng dữ liệu ở một bên, với phần lớn phía bên kia là mặt phẳng GND mà bên thứ nhất có thể thông qua khi cần.

Tôi đã tìm thấy một hình ảnh của PCB trực tuyến đang thực hiện những điều tương tự mà tôi muốn đạt được, đó là giao diện chủ yếu là các bộ phận 3,3V trên PCB được thiết kế để kết hợp với máy chủ 5V. Như vậy, nó có 3 IC gia đình SN74LVCH16245A để thực hiện dịch mức tín hiệu từ 5V sang 3.3V và ngược lại.

Tôi thấy cách mà nhà thiết kế đã làm cho các tụ điện trở nên thanh lịch - có vẻ như có một mặt phẳng VCC nhỏ được tạo ra bên dưới các IC SN74LVCH16245A và các đường VCC trên IC được kết nối với mặt phẳng đó ở phía đối diện của chúng , với các tụ bypass sau đó được kết nối với pin ở phía bình thường, và sau đó kết nối khác của tụ bypass vias gọn gàng sang phía bên kia cho GND.

Tôi đã vẽ một hộp trên các IC SN74LVCH16245A trong hình dưới đây:

Tôi đã lập một sơ đồ về những gì tôi nghĩ đang diễn ra dưới đây:

Câu hỏi của tôi là, có thể đặt tụ điện bỏ qua sau khi đặt VCC trên PCB đến chân VCC trên IC không? Tôi hỏi bởi vì tôi chưa bao giờ thấy tụ điện được đặt như thế này, hoặc khuyên nên đặt như thế này. Trong mọi hình minh họa tôi đã thấy, dòng VCC đi về phía chân VCC trên IC theo hướng thông thường mà tất cả các dòng dữ liệu khác làm. Và các tụ điện bypass luôn ở giữa VCC không liên quan đến chân và chân VCC trên chính IC, nhưng không bao giờ sau đó, như minh họa dưới đây:

Nếu đúng là đặt tụ điện theo kiểu như vậy thì có thể kết hợp thiết kế đó với đặt tụ điện làm "cầu nối" qua các chân dữ liệu liền kề của IC, đúng không? Theo minh họa dưới đây?

Bất cứ ai có thể cho tôi một cái nhìn sâu sắc về việc liệu điều này là ổn, hoặc nếu họ có một gợi ý tốt hơn về cách đặt tụ điện bỏ qua?

Cảm ơn!

capacitor bypass

— Alister Smith
nguồn

3

Hãy cảnh giác với việc hình thành các vòng trong đường dẫn tách rời có thể có khả năng đóng vai trò là bộ tản nhiệt (hoặc máy thu). | Trở kháng từ pin đến tất cả các vấn đề chìm / nguồn có liên quan. Như Mattman944 nói - giới hạn vật lý sau khi pin là OK - đó là trở kháng từ nắp này sang pin khác, nắp này đến nguồn sạc, nắp đến nguồn tiếng ồn quan trọng. Bạn nhận được "tổng vector" các đường dẫn bảo vệ và đường dẫn nguồn khi bạn di chuyển nắp xung quanh. Vị trí điện không có phép thuật miễn là kết quả trở kháng tổng thể không bị ảnh hưởng xấu.

— Russell McMahon

5

Điều quan trọng là có đường dẫn có độ tự cảm thấp giữa tụ tách rời và chân IC. Bất kỳ điện cảm làm giảm hiệu quả của điện dung. Đặt tụ điện "sau" dấu vết cung cấp có nghĩa là tụ điện sẽ cần phải được sạc lại thông qua độ tự cảm cao hơn, nhưng tôi không thể hiểu tại sao điều này lại quan trọng.

Độ tự cảm thấp = dấu vết ngắn và rộng. Dấu vết thực sự rộng dưới IC có độ tự cảm khá thấp nên việc đặt bộ giải mã sang trái và phải của IC trong sơ đồ của bạn thường có hiệu quả. Có vẻ như các lựa chọn thay thế của bạn có thể hiệu quả như vậy, giả sử rằng những thứ khác không được thỏa hiệp.

Lưu ý rằng cuộn cảm và tụ điện tạo thành mạch cộng hưởng, bộ lọc sẽ không hiệu quả ở tần số cộng hưởng. Vì vậy, các nhà thiết kế thường sử dụng nhiều giá trị của bộ giải mã để giải quyết điều này. Giống như 0,1 uF và 0,01 uF, hoặc đối với bảng tần số cao, có thể là 0,01 và 0,001 uF

Có các công cụ công nghệ cao (tức là đắt tiền) để phân tích hiệu quả của việc tách rời của bạn. Cá nhân tôi chưa bao giờ sử dụng chúng, họ đã đi cùng sau khi tôi ngừng thiết kế bảng.

— Mattman944
nguồn

Nói chung, nhiều giá trị của bộ giải mã không phải là một ý tưởng hay trừ khi chúng cách nhau ba thập kỷ (bạn có các tương tác cộng hưởng khó chịu nếu không hành động để lại một tần số hoặc ba cơ bản chưa được lọc, Ott thảo luận chi tiết về Kỹ thuật tương thích điện từ này )

— ThreePhaseEel

@ThreePhaseEel - Thật thú vị, tôi không nghĩ rằng đó là trong phiên bản cũ của cuốn sách của Ott, tôi sẽ kiểm tra. Tôi đã tham gia khóa học EMC từ chính người đàn ông vào những năm 80, khi mà chủ nhân của tôi sẽ trả tiền cho các khóa học hữu ích, sau này mọi thứ đều là tào lao. Các EE trẻ hơn đã làm bảng cho tôi đã sử dụng các công cụ mô hình hóa để tối ưu hóa các bộ giải mã, điều này thường liên quan đến nhiều giá trị.

— Mattman944

Trong cuốn sách hiện tại, đó là 11.4.3 / 11.4.4

— ThreePhaseEel

1

RE: "độ tự cảm và tụ điện tạo thành mạch cộng hưởng, bộ lọc sẽ không hiệu quả ở tần số cộng hưởng." Điều này là không chính xác. Đây là một cộng hưởng loạt và trở kháng đi về 0 ở tần số cộng hưởng, vì vậy bộ lọc sẽ có hiệu quả nhất ở tần số này. Trên cộng hưởng, cuộn cảm trở nên chiếm ưu thế và trở kháng tăng. Cũng có thể hai tụ điện bỏ qua song song có "chống cộng hưởng" trong đó điện dung của một là cộng hưởng song song với độ tự cảm của nhau, gây ra trở kháng rất cao. Nhưng đối với một nắp đơn, cộng hưởng là tốt.

— Photon

@ThreePhaseEel, lời khuyên từ Murata, hãy đảm bảo rằng các tụ điện song song của bạn cách nhau chưa đến một thập kỷ để tránh chống cộng hưởng. Đó là khi có quá nhiều sự khác biệt về giá trị mà bạn có khả năng gặp phải vấn đề.

— Photon

3

Sau khi bạn hiểu cách thực hiện một số sơ đồ trở kháng trong bố cục của mình, bạn có thể thay đổi độ tự cảm theo dõi 0,5nH / mm và chọn giá trị giới hạn với s-parms hoặc ESR và tính toán trở kháng mặt phẳng công suất của bạn hay không.

Nhưng hãy nhớ rằng sự cộng hưởng sẽ luôn xảy ra ở nơi bạn ít muốn nhất. (Luật Murphy)

— Tony Stewart Sunnyskyguy EE75
nguồn

@ Sunnysyguy Cảm ơn bạn đã cung cấp các âm mưu cộng hưởng. Mọi người cần phải xem chúng, để được nhắc nhở về suy nghĩ "đây không phải là phép thuật".

— analogsystemsrf

Vâng, không khó để mô phỏng điều này. Chỉ cần một đường cong học tập về các thuộc tính hình học và tìm kiếm để tách các tham số s tụ điện. Chúng tôi thường mù quáng đưa logic vào logic nhưng với gợn SMPS và thêm mũ "willy-nilly", người ta thực sự có thể làm cho nó tồi tệ hơn hoặc không cải thiện.

— Tony Stewart Sunnyskyguy EE75

3

Nó không thành vấn đề. Đừng nghĩ theo nghĩa "dòng điện đi vào IC từ nguồn cung cấp sẽ sạc lại tụ điện tách rời trên đường tới IC". Điều này không tuân theo bất kỳ sự tương tự cơ học nào mà chúng ta có thể được sử dụng như bể dự trữ trên máy nén khí, bể chứa nước hoặc tàu cung cấp.

Hãy nghĩ về phân tích AC và DC riêng biệt của các mạch. Đối với dòng điện một chiều / tần số thấp, nguồn cung cấp năng lượng cho tụ điện. Trong AC / tần số cao, nguồn cung cấp năng lượng thực sự là một mạch mở và nguồn cung cấp năng lượng hiệu quả thực sự là chính tụ điện.

Bạn có hai biến thể khác nhau của các mạch chạy chồng lên nhau, điều thực sự quan trọng là khoảng cách vòng tối thiểu giữa thành phần và tụ điện. Đường dẫn dòng điện DC làm mới tụ điện không phát vào đường dẫn dòng điện xoay chiều mà tụ điện thực sự cung cấp. Dòng điện một chiều đi qua tụ điện trước khi đến IC là không liên quan.

Điều này được đề cập chi tiết hơn trong Kỹ thuật tương thích điện từ cuốn sách của Henry Ott trong phần 11.7

— DKNguyen
nguồn

2

Sau đó là tốt. Có lẽ nhà thiết kế PCB đã sử dụng phương pháp này, để giảm diện tích vòng lặp của bypass + IC. Các khu vực vòng lặp nhỏ hơn đòi hỏi ít năng lượng hơn để chiến đấu với độ tự cảm (nhỏ hơn).

Kiểm tra các tụ điện X2Y, và làm thế nào dòng chảy qua các vias PCB liền kề có thể giảm thiểu độ tự cảm và cải thiện việc bỏ qua.

Bạn đang khám phá một chủ đề quan trọng cho độ trung thực của dataline tần số cao. Vẽ cấu trúc liên kết 3_D (không phải 2_D, mà là 3_D) và kiểm tra tổng khối lượng kèm theo. Giảm thiểu âm lượng đó là chìa khóa để lưu trữ năng lượng tối thiểu và do đó độ tự cảm tối thiểu.

— hệ thống tương tự
nguồn

2

Hừm, tôi nghi ngờ nó thực sự là âm lượng. Nó vẫn phải là một diện tích bề mặt ngay cả đối với 3D. Ví dụ, một cặp vi sai xoắn trong xoắn ốc bao quanh một thể tích của một hình trụ, nhưng độ tự cảm vẫn còn nhỏ do các trường đối diện hủy bỏ.

— jpa

1

Nếu mục tiêu tổng thể là bỏ qua esr thấp. Một sức mạnh kích thước đầy đủ và mặt phẳng mặt đất rất được khuyến khích, nó sẽ dẫn đến kết quả ESR thấp nhất. Vì vậy, vị trí của vias kết nối mũ bypass là quan trọng nhất. Bạn muốn vcc và gnd thông qua càng gần càng tốt cho các capicators. Và đối với IC, bạn muốn vias càng gần càng tốt để bạn có thể đưa chúng vào các miếng đệm. Thiết kế này sẽ dẫn đến hệ thống tiếng ồn thấp nhất và ổn định nhất.

Do đó, đối với câu hỏi của bạn cho thiết kế 2 lớp, hãy suy nghĩ rất cẩn thận về việc định tuyến mọi thứ. Tôi rất khuyên bạn nên thêm một sức mạnh nội bộ và máy bay mặt đất. Nếu bạn không thể, hãy cân nhắc việc đổ gnd ở một bên và cấp nguồn cho bên kia, và giữ khoảng trống cho các lần đổ vẫn được kết nối.

— người dùng850688
nguồn

0

Dù bằng cách nào cũng tốt, điều quan trọng duy nhất là đặt chúng gần với các chân.

Những gì tôi sẽ nghĩ nhiều hơn là nếu bạn thực sự muốn một chiếc máy bay GND lớn ở một bên của bảng. Chúng tôi coi GND giống như một 0V huyền diệu có thể đánh chìm những thứ vô tận. Trong thực tế, tất cả các kết nối GND đó thực sự phải chảy qua mặt phẳng đó.

Điều đó có nghĩa là bạn có nhiều điện áp di chuyển trên cùng một đường dẫn. Máy bay GND của bạn sẽ có tiềm năng khác nhau, không phải là 0V. Điều này không phải lúc nào cũng là một vấn đề lớn, nhưng nếu tiếng ồn là điều bạn lo lắng thì đó chắc chắn là điều bạn cần xem xét.

Có đường dẫn trả lại bị cô lập cho một số thành phần là một ý tưởng rất tốt.

— bá đạo
nguồn

Điều đó có nghĩa là bạn có nhiều điện áp di chuyển trên cùng một đường dẫn. Máy bay GND của bạn sẽ có các tiềm năng khác nhau, không phải là 0V. Nhưng xem xét nó có điện trở rất thấp, không nên có điện áp gần như giống nhau ở mọi nơi? Tất nhiên đối với các mạch tương tự rất chính xác thì hầu như không đủ tốt.

— Michael