Tại sao chip Intel 8080 sẽ bị phá hủy nếu +12 V được kết nối trước -5 V?

Intel 8080 là bộ vi xử lý cổ điển được phát hành vào năm 1974, được chế tạo bằng quy trình NMOS ở chế độ nâng cao và cho thấy các đặc điểm độc đáo khác nhau liên quan đến quá trình này, như yêu cầu của đồng hồ hai pha và ba đường ray công suất: -5 V, +5 V và +12 V.

Trong phần mô tả về pin nguồn từ Wikipedia, nó nói

Chân 2: GND (V _SS ) - Mặt đất

Chân 11: 5 V (V _BB ) - Bộ nguồn −5 V. Đây phải là nguồn điện đầu tiên được kết nối và ngắt kết nối cuối cùng, nếu không bộ xử lý sẽ bị hỏng.

Chân 20: +5 V (V _CC ) - Bộ nguồn + 5 V.

Chân 28: +12 V (V _DD ) - Nguồn điện +12 V. Đây phải là nguồn điện được kết nối và ngắt kết nối đầu tiên.

Tôi đã tham chiếu chéo đến bảng dữ liệu gốc , nhưng thông tin hơi mâu thuẫn.

Tối đa tuyệt đối :

V _CC (+5 V), V _DD (+12 V) và V _SS (GND) đối với V _BB (-5 V): -0.3 V đến +20 V.

Ngay cả khi V _BB là 0 V khi không được kết nối, V _DD sẽ là +17 V và không nên vượt quá mức tối đa tuyệt đối. Đây có phải là tuyên bố ban đầu trên Wikipedia rằng chip Intel 8080 bị phá hủy nếu +12 V được kết nối trước -5 V đúng không?

Nếu nó đúng, cơ chế thất bại chính xác là gì nếu tôi làm điều này? Tại sao chip sẽ bị phá hủy nếu +12 V được áp dụng đầu tiên mà không có -5 V? Tôi nghi ngờ nó phải có liên quan đến quy trình NMOS ở chế độ nâng cao, nhưng tôi không biết chất bán dẫn hoạt động như thế nào.

Bạn có thể giải thích cách cung cấp năng lượng được triển khai bên trong Intel 8080 không? Có phải vấn đề tồn tại giữa các chip khác trong cùng thời đại được xây dựng bằng quy trình tương tự?

Ngoài ra, nếu tôi cần thiết kế bộ cấp nguồn cho Intel 8080, giả sử sử dụng ba bộ điều chỉnh điện áp, làm cách nào để ngăn chặn thiệt hại cho chip nếu đường ray +12 V tăng tốc trước -5 V?

Trong quy trình được sử dụng cho 8080, +12 đã cung cấp điện áp sơ cấp cho logic, +5 điện áp được cung cấp cho logic chân I / O (được dự định tương thích với TTL, do đó giới hạn ở tín hiệu 0 -> 5 volt) và - 5 đã được kết nối với chất nền. Điện áp sau bảo đảm rằng tất cả các thiết bị hoạt động trên IC vẫn được cách ly bằng cách duy trì độ lệch ngược trên các mối nối PN tách chúng ra khỏi đế silicon thông thường.

Nếu bất kỳ tín hiệu I / O nào đi vào điện áp cơ chất "bên dưới", nó có khả năng dẫn đường nối cách ly vào điều kiện chốt giống như SCR, với dòng điện cao liên tục có khả năng phá hủy thiết bị. Trình tự cần thiết để bật và tắt ba điện áp nguồn được cung cấp nhằm giảm thiểu rủi ro này.

Như một câu trả lời trước đã chỉ ra một cách chính xác, trong thực tế, các nhà thiết kế hệ thống đã chạy nhanh và lỏng lẻo với yêu cầu này. Về cơ bản, điều quan trọng nhất là cung cấp năng lượng cho phần còn lại của logic hệ thống với cùng nguồn cung cấp +5 đã điều khiển CPU, để tối thiểu điện áp áp dụng cho các chân đầu vào CPU sẽ không bao giờ lớn hơn nguồn cung cấp "+5" của CPU, hoặc thấp hơn nguồn cung cấp CPU "-5" và để đảm bảo rằng nguồn cung cấp "+12" bằng hoặc lớn hơn nguồn cung cấp "+5 mọi lúc. Một diode công suất schottky đôi khi được nối giữa các điện áp đó, để duy trì điều đó mối quan hệ, ví dụ như trong thời gian mất điện.

Thông thường, các giá trị nắp bộ lọc điện phân cho ba nguồn cung cấp đã được chọn sao cho -5 và +12 tăng lên khá nhanh và +5 bị trễ một chút sau đó.

Các tinh chỉnh quy trình MOS cho phép các thiết kế IC sau này chỉ được cấp nguồn bằng +5 và nếu cần một điện áp đế âm, nó được tạo ra trên chip bởi một mạch bơm tích điện nhỏ. (ví dụ: 2516 EPROM so với 2508, 8085 cpu so với 8080.)

Tôi không có câu trả lời đầy đủ cho bạn, nhưng 8080 là một trong những chip đầu tiên của Intel sử dụng quy trình NMOS thay vì quy trình PMOS của các chip 4004, 4040 và 8008. Trong NMOS, chất nền phải là điểm âm nhất trong toàn bộ mạch, để đảm bảo rằng các mối nối cách ly của các phần tử mạch khác được phân cực ngược đúng.

Vì vậy, tôi nghi ngờ rằng nguồn cung cấp -5V, trong số những thứ khác, được gắn trực tiếp vào đế, và nếu các điện áp khác được cung cấp mà không có sự sai lệch này, có tất cả các loại đường dẫn dẫn ngoài ý muốn thông qua chip, nhiều trong số đó có thể dẫn để chốt và tự hủy.

Để trả lời câu hỏi cuối cùng của bạn, nếu bộ nguồn của bạn không có trình tự chính xác theo thiết kế, thì bạn cần một bộ tách chuỗi riêng - một mạch đòi hỏi phải có nguồn -5V trước khi nó cho phép các điện áp khác tiếp cận chip.

Để lặp lại một số ý kiến ​​về câu hỏi của bạn, tôi không nhớ bất kỳ sự chăm sóc đặc biệt nào được thực hiện trong các hệ thống dựa trên 8080 thực tế trong ngày.

Tuy nhiên, các hệ thống như vậy thường được chế tạo với bốn bộ nguồn - hay chính xác hơn là hai cặp bộ nguồn: ± 5V và ± 12V (-12V sẽ được sử dụng trong bất kỳ giao diện nối tiếp nào), mỗi bộ được điều khiển từ cuộn dây biến áp và bộ chỉnh lưu cầu . Sẽ là điều tự nhiên khi các nguồn cung cấp 5V xuất hiện trước các nguồn cung cấp 12V - và trong số đó, -5V sẽ nhanh hơn + 5V, được tải ít hơn rất nhiều.

Vì vậy (một lần nữa tôi đoán), các bộ nguồn cung cấp "chỉ hoạt động" về mặt trình tự, hoặc mối nguy hiểm không thực sự nghiêm trọng như các nhà văn bảng dữ liệu mà bạn có thể tin được.

Nếu tôi cần thiết kế bộ cấp nguồn cho Intel 8080, giả sử sử dụng ba bộ điều chỉnh điện áp, làm cách nào để ngăn ngừa thiệt hại cho chip nếu + đường ray 12 v tăng lên trước -5v?

Với một chút quan tâm bạn sẽ có thể tránh được tình huống đó. CPU rút ra rất ít dòng điện ở mức -5V, vì vậy với một tụ lọc quá khổ, nó sẽ tự nhiên đi lên nhanh và đi xuống chậm.

+ 12V có thể được thực hiện để tăng chậm hơn bằng cách có điện áp không được kiểm soát thấp hơn, cung cấp ít 'khoảng trống' hơn và điện dung thấp hơn so với mức vẽ hiện tại để làm cho nó giảm nhanh hơn. Một điện trở bleeder sẽ đảm bảo rằng điện áp giảm đủ nhanh ngay cả khi tải thấp.

Tôi mô phỏng nguồn cung cấp năng lượng trong Altair 8800 . Tất cả các điện áp cung cấp tăng khá nhiều cùng nhau trong vòng 4ms sau khi bật. Khi tắt nguồn cung cấp + 12V giảm trước, tiếp theo là nguồn + 5V và sau đó là nguồn -5V.

Đây là chu trình chính đầu tiên khi bật: -

Và đây là công tắc tắt sau 60 chu kỳ chính: -

Mạch -5V của Altair trông như thế này: -

^{mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab}

Sự kết hợp của điện áp DC không được kiểm soát cao (so với 5V), điện dung bộ lọc lớn và tải ánh sáng cho thời gian tăng nhanh và thời gian rơi chậm.

Nguồn cung cấp + 12V của Altair có mạch tương tự, nhưng 12V không nhỏ hơn 16V nên điện áp giảm xuống dưới mức 12V nhanh hơn (cũng được hỗ trợ bởi mức tăng dòng điện cao hơn từ nguồn cung cấp + 12V).