Tại sao Digital 0 không phải 0V trong các hệ thống máy tính?


32

Tôi đang tham gia khóa học thiết kế hệ thống máy tính và giáo sư của tôi nói với chúng tôi rằng trong các hệ thống kỹ thuật số, các điện áp thông thường được sử dụng để biểu thị số 0 và số 1 đã thay đổi qua nhiều năm.

Rõ ràng, trở lại những năm 80, 5 V được sử dụng như một 'mức cao' và 1 V được sử dụng để biểu thị một mức 'thấp'. Ngày nay, 'cao' là 0,75 V và 'thấp' là khoảng 0,23 V. Ông nói thêm rằng trong tương lai gần, chúng ta có thể chuyển sang một hệ thống trong đó 0,4 V biểu thị mức cao và 0,05 V, mức thấp.

Ông lập luận rằng những giá trị này ngày càng nhỏ hơn để chúng ta có thể giảm mức tiêu thụ năng lượng. Nếu đó là trường hợp, tại sao chúng ta gặp khó khăn để đặt 'mức thấp' thành bất kỳ điện áp dương nào? Tại sao chúng ta không đặt nó thành điện áp 0 V (trung tính từ các đường dây điện, tôi đoán vậy)?


9
Tôi nghĩ rằng lời giải thích đơn giản nhất là có điện trở ký sinh trong dây / dấu vết / "công tắc" (bóng bán dẫn) vì vậy bạn sẽ không bao giờ thực sự đạt đến 0V, do đó bạn cần một chút lề. Khi công nghệ trở nên tốt hơn, lề có thể trở nên chặt chẽ hơn.
Wesley Lee

26
Logic chưa bao giờ có giá trị đơn tuyệt đối cho cao và thấp; TTL có một phạm vi tuyệt đối và CMOS thuần có một phạm vi được xác định bởi đường ray điện.
Peter Smith

8
Giới hạn thấp chưa bao giờ là 1v, hãy kiểm tra câu trả lời của Andy trong đó nêu rõ là 0,4v hoặc 0,8v tùy thuộc vào việc bạn gửi hay nhận (nói chính xác, lắng nghe một cách tha thứ)
Neil_UK

4
Điện áp bạn trích dẫn là giới hạn trên (ngưỡng) cho số không logic.
CramerTV

3
Không có thứ gọi là 0 V, chỉ trong một thế giới hoàn hảo, chúng ta mới nói về nó.
Cột

Câu trả lời:


45

Bạn đang nhầm lẫn giá trị "lý tưởng" với phạm vi đầu vào hợp lệ.

Trong logic thông thường, trong điều kiện lý tưởng, số 0 logic sẽ chính xác là 0V. Tuy nhiên, không có gì là hoàn hảo trong thế giới thực và một đầu ra điện tử có một dung sai nhất định. Điện áp đầu ra thực phụ thuộc vào chất lượng của dây dẫn, nhiễu EMI, dòng điện cần cung cấp, v.v. Để phù hợp với những khiếm khuyết này, các đầu vào logic xử lý toàn bộ dải điện áp là 0 (hoặc 1). Xem hình trong câu trả lời của Andy.

Những gì giảng viên của bạn có thể có nghĩa là 0,75V là một trong những điểm làm cho phạm vi 0 hợp lý.

Lưu ý rằng cũng có một phạm vi trống trong khoảng từ 0 đến 1. Nếu điện áp đầu vào rơi ở đây, mạch đầu vào không thể đảm bảo hoạt động chính xác, vì vậy khu vực này được cho là bị cấm.


76

Bạn đang nhận được nhầm lẫn. Nhìn vào ví dụ:

nhập mô tả hình ảnh ở đây

Mức đầu vào thấp nằm trong khoảng từ 0 volt đến một số giá trị nhỏ trên 0 volt (0,8 volt đối với trường hợp của TTL).

Tại sao chúng ta gặp khó khăn khi đặt 'thấp' thành bất kỳ điện áp dương nào?

Chúng tôi chịu khó để đảm bảo nó ở dưới một giá trị nhỏ nhất định.

Hình ảnh từ đây .


Để mở rộng về điều này, phạm vi điện áp đầu vào hợp lệ là khác nhau đối với tín hiệu TTL so với tín hiệu CMOS so với LVCMOS. Lý do cho điều này là logic TTL (và NMOS tương thích đi theo nó) gặp khó khăn hơn rất nhiều khi kéo lên đường ray dương so với xuống đất. Logic CMOS hiện đại cũng có thể kéo theo cả hai cách và cũng dễ dàng hơn để xây dựng giai đoạn đầu vào CMOS đối xứng. Một đầu ra CMOS sẽ điều khiển một cách vui vẻ đầu vào TTL, nhưng bạn phải sử dụng các đầu vào tương thích với TTL đặc biệt với đầu ra TTL.
Chromatix

Có một lời giải thích hay và chi tiết về chủ đề này từ TI, tại đây: ti.com/lit/an/scla011/scla011.pdf
Chromatix

16

Không thể tạo ra tín hiệu logic 0 volt thực sự. Phải có một số dung sai cho phép, vì mạch không hoàn hảo vô cùng. Chi tiền cố gắng để làm cho nó hoàn hảo vô cùng cũng sẽ không phải là một khoản đầu tư tốt cho các quỹ thiết kế. Mạch kỹ thuật số đã tăng sinh và phát triển rất nhanh bởi vì nó sử dụng số lượng lớn các bản sao của các mạch rất đơn giản và khoan dung là các cổng logic.

Các trạng thái nhị phân 1 và 0 được biểu diễn trong các mạch logic kỹ thuật số bằng điện áp logic cao và logic thấp tương ứng. Các điện áp đại diện cho logic cao và logic thấp rơi vào phạm vi được xác định trước và được thỏa thuận trước cho họ logic được sử dụng.

Khả năng làm việc với điện áp trong các phạm vi này là một trong những lợi thế chính của mạch logic kỹ thuật số - đó không phải là một thất bại. Đầu vào cổng logic có thể dễ dàng phân biệt giữa điện áp cao logic và điện áp thấp logic. Đầu ra cổng logic sẽ tạo ra điện áp logic cao và thấp hợp lệ. Nhiễu tín hiệu nhỏ được loại bỏ khi tín hiệu logic đi qua cổng. Mỗi đầu ra đang khôi phục tín hiệu đầu vào thành điện áp logic tốt.

Với các mạch tương tự, giữa khó khăn hơn và thực tế không thể phân biệt nhiễu với tín hiệu quan tâm và loại bỏ hoàn toàn nhiễu.


4
Ngưỡng rất sắc nét (không có độ trễ) cũng có nghĩa là bộ khuếch đại khuếch đại cao vô lý. Cũng được biết là phản hồi và dao động vô lý, dễ bị trôi dạt, và nói chung là lo lắng.
rackandboneman

Cũng lưu ý rằng logic 1 và 0 có thể được biểu diễn một cách hữu ích dưới dạng điện áp thấp và cao tương ứng trong đó nó có ý nghĩa hơn đối với mạch để làm như vậy. Thật vậy, các tín hiệu như thiết lập lại toàn cầu thường hoạt động ở mức thấp và trong thời đại vũ trụ (Một công nghệ nổi tiếng là kém khi kéo lên) và ở mức độ thấp hơn là thời đại TTL (vấn đề tương tự) thường xảy ra đối với IO nam hoạt động thấp chỉ vì điều đó là cách duy nhất để thực sự có được bất kỳ dòng chảy nào.
Dan Mills

Cũng cần lưu ý là logic chế độ hiện tại trong đó các giá trị logic được xác định theo thuật ngữ hiện tại thay vì điện áp. Điều này cho phép chuyển đổi nhanh hơn và khả năng chịu tiếng ồn tốt hơn trong truyền dẫn (vì luật hiện hành của Kirchhoff) với chi phí sử dụng năng lượng tăng (mặc dù Wikipedia tuyên bố rằng CML picoamp đã đạt được, do đó cũng không phải là vấn đề).
John Dvorak

8

Ngoài các điểm được đưa ra bởi các câu trả lời khác, còn có vấn đề về khả năng ký sinh ở tốc độ chuyển mạch cao (điện dung thường bị bỏ qua của dây và các thành phần khác). Dây điện cũng thường có điện trở nhẹ. (Một mô hình rất đơn giản!)

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Là một mạng RC, điều này dẫn đến một đường cong giảm theo cấp số nhân (V ~ e ^ -kt). Nếu máy thu đặt ngưỡng rất thấp (gần 0V) thì nó sẽ phải chờ một thời gian đáng kể để điện áp đầu ra giảm đủ để kích hoạt ngưỡng. Lần này có vẻ không đáng kể, nhưng đối với một thiết bị được cho là chuyển đổi một triệu (tỷ chẵn) lần một giây thì đây là một vấn đề. Một giải pháp là tăng điện áp "TẮT", để tránh đuôi dài của hàm số mũ.


6

Bởi vì không có gì là hoàn hảo và bạn cần cung cấp cho điều này với một lỗi sai. Những con số đó là ngưỡng. Nếu điện áp thấp nhất có thể trong hệ thống của bạn là 0V và ngưỡng của bạn là 0V, thì điều đó sẽ khiến bạn rời đi nếu TẤT CẢ các thành phần và hệ thống dây điện của bạn không có dây dẫn hoàn hảo (nghĩa là luôn có sự sụt giảm điện áp) và không ồn ào trong môi trường ồn ào? Nó để lại cho bạn một hệ thống không bao giờ có thể xuất ra 0V một cách đáng tin cậy, nếu nó thậm chí có thể làm điều đó.


3

Trong hệ thống 2 đường ray (thường là các chip được cung cấp chỉ với một điện áp dương duy nhất cộng với mặt đất), bất kỳ công tắc hoặc thiết bị nào đang kéo điện dung đầu ra xuống mức tín hiệu thấp đều có điện trở hữu hạn và do đó không thể chuyển dây tín hiệu về 0 Volts Thời gian vô hạn. (Bỏ qua chất siêu dẫn). Vì vậy, một số điện áp xoay nhỏ hơn thực tế được chọn đáp ứng các yêu cầu về hiệu suất (tốc độ chuyển đổi so với yêu cầu năng lượng và tạo ra tiếng ồn, v.v.)

Điều này ngoài các lề cần thiết để che nhiễu đất (các mức điện áp mặt đất khác nhau hoặc khác 0 giữa các mạch nguồn và mạch đích), các nguồn nhiễu khác, dung sai, v.v.


0

Trái với một số câu trả lời ở đây, tôi khá chắc chắn rằng đã có một thứ thấp như 0V trong quá khứ. Rơle logic! Tôi không nghĩ rằng chúng tôi muốn quay trở lại đó mặc dù!


6
Rơle của bạn có sử dụng chất siêu dẫn không? Tôi không nghĩ vậy.
Elliot Alderson

1
+1 vì bị chỉ trích không công bằng. Một 0V thuần có thể dễ dàng đạt được. Nó gần như có thể đạt được với một rơle và chỉ đơn giản là có quyền truy cập vào các thiết bị được kết nối với nguồn cung cấp và phản hồi tiêu cực nếu muốn. Mặc dù nó đã được sử dụng như một giá trị thiết kế cần thiết cho truyền thông kỹ thuật số dường như không thể xảy ra nhưng đó không phải là lý do để bỏ phiếu cho câu trả lời này.
KalleMP

2
@ElliotAlderson Không tôi không thể, tôi đặc biệt viết rằng nó khó có thể tồn tại, điều đó có nghĩa là tôi không có cách nào để chứng minh rằng nó có. Tuy nhiên, bạn có thể chứng minh rằng giá trị thiết kế như vậy chưa bao giờ được yêu cầu? Tôi đã không nghĩ như vậy. Bây giờ hãy đi và cho anh chàng mới một phiếu bầu (để đưa nó trở về số 0) để anh ta không bị mất tinh thần bằng cách nitpicking và bỏ đi và chúng ta mất đi một tâm trí sáng sủa hơn (trẻ) vì không có lý do chính đáng.
KalleMP

1
@ElliotAlderson Tôi nghĩ rằng nếu bạn đặt một phạm vi trên một cuộn dây rơle thực, bạn sẽ thấy điện áp đi qua 0 trên đường tới một giá trị âm lớn khi các tiếp điểm mở. Nhưng, tôi không rõ là bạn đang nói về một mạch thực hay một mạch lý tưởng. Làm hồ sơ liên lạc lý tưởng? Nếu không thì điện áp phải chuyển sang vô cực âm. Trong mọi trường hợp, sau khi các tiếp điểm đã mở và hồ quang bị dập tắt thì điện trở trong mạch lý tưởng sẽ là vô hạn . Không chắc chắn những gì làm cho thời gian của bạn liên tục.
Solomon chậm

1
@SolomonSlow Hành vi nhất thời là có thật nhưng nó dễ dàng được mô hình hóa với một mạch lý tưởng. Điện trở điều khiển hành vi của điện áp cuộn dây sau khi tiếp điểm mở là điện trở của chính cuộn dây (mang lại cho bạn lợi ích của sự nghi ngờ rằng không có dòng điện rò rỉ nào). Đó là một mạch RL song song tại điểm đó, đòi hỏi thời gian vô hạn để dòng điện dẫn giảm xuống chính xác bằng không. Ngay cả trong thế giới thực tế, có một thời gian khi điện áp trên cuộn dây khác không nhưng các tiếp điểm của rơle trở nên mở ... một logic '0' với điện áp khác không.
Elliot Alderson
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.