Là những dấu vết quá gần với sản xuất PCB thông thường? Kiểm tra DRC khuyên chống lại nó, nhưng tôi chưa điền vào tất cả các cài đặt cho nó.
Đối với quy mô, các điện trở là tất cả 0603.
Là những dấu vết quá gần với sản xuất PCB thông thường? Kiểm tra DRC khuyên chống lại nó, nhưng tôi chưa điền vào tất cả các cài đặt cho nó.
Đối với quy mô, các điện trở là tất cả 0603.
Câu trả lời:
Nó thực sự phụ thuộc hoàn toàn vào những tín hiệu đang mang và những gì nhà sản xuất nói rằng chúng có khả năng.
Nguyên tắc chung là bạn nên duy trì tối thiểu chiều rộng của dấu vết. Nếu bạn đang sử dụng dấu vết 10mil, thì bạn cũng nên có 10 triệu không gian giữa chúng. Nếu dấu vết của bạn đang mang dạng sóng sắc nét (ví dụ sóng vuông, tín hiệu số, bus dữ liệu) hoặc mạng nhạy cảm (đầu vào A / D, cảm biến hoặc op-amp) thì bạn muốn duy trì khoảng cách nhiều hơn và có thể thêm vòng bảo vệ (dấu vết mặt đất) ở hai bên của dấu vết trong câu hỏi.
Tôi là một khách hàng rất (hạnh phúc) của Sunstone; quy trình sản xuất của họ cho phép tôi sử dụng dấu vết 5 triệu với không gian 5 triệu mà không gặp sự cố nào và họ có thể thực hiện 3/3 nếu bạn sẵn sàng trả thêm tiền. Một dấu vết 5 triệu là một dấu vết mỏng đáng nguyền rủa và khá nhiều ở cấp độ của hầu hết các bảng thương mại ngày nay, vì vậy có rất ít lý do để đi mỏng hơn trừ khi bạn có một số ứng dụng chuyên biệt. Đối với hầu hết các bảng của tôi, tôi cố gắng bám vào 8, 12 hoặc thậm chí 16 triệu dấu vết vì chúng chắc chắn hơn và dễ làm việc hơn nếu bạn phải sửa đổi bảng. Nếu bạn đang mang theo nguồn cung cấp hiện tại hoặc định tuyến, tôi sẽ tạo ra các dấu vết rộng nhất có thể, từ quan điểm bất động sản của hội đồng quản trị. Dấu vết rộng là tốt.
Tôi thấy từ hình ảnh của bạn rằng bạn đang chạy dấu vết giữa các miếng đệm của các thành phần 0603. Đây không phải là verboten, nhưng nó cũng thường là thứ bạn sẽ muốn tránh. Thật quá dễ dàng để kết thúc việc bắc cầu một số vật hàn vào dấu vết bên dưới (lỗi sellermask) hoặc làm hỏng dấu vết nếu bạn phải nhấc linh kiện ra (ví dụ một chút từ thông dính dưới phần và "dán" dấu vết xuống đáy một cách hiệu quả của thành phần. Dấu vết từ R15 cũng rất tệgần với pad cho R8, và dấu vết xung quanh phía trên bên phải của bảng dường như rất gần với thông qua. Sẽ là khôn ngoan nếu bạn tìm hiểu xem nhà sản xuất bảng có khả năng làm gì và những gì được đề xuất (đây không phải là điều tương tự) và lập trình điều đó vào DRC của bố cục của bạn. Nếu DRC gắn cờ một cái gì đó, hãy sửa nó. Đây là Thiết kế cho Sản xuất (DFM) 101. Nếu bạn vi phạm DRC, bạn sẽ phải chịu sự lãng phí sản xuất cao hơn và cuối cùng, các bảng đắt tiền hơn. Sunstone thực sự tốt đẹp ở đây; họ cung cấp các tệp quy tắc DRC định dạng đại bàng. Bạn chỉ cần tải về và sử dụng chúng.
DRC có thể là một cơn đau thực sự ở mông, nhưng nó giống như ăn rau của bạn; dự án của bạn sẽ tốt hơn cho nó cuối cùng.
Bạn đang thiết lập DRC ở cuối quá trình sai.
Cho dù bạn đặt các giá trị DRC thành các giá trị hợp lý (đối với dự án nguồn mở) hoặc các giá trị cụ thể cho một nhà sản xuất cụ thể, bạn cần thực hiện nó khi bắt đầu dự án. Sau đó, bạn chạy trình kiểm tra DRC định kỳ trong khi bố trí và giữ cho DRC sạch sẽ.
Hầu hết các phần mềm bố trí pcb, bao gồm cả phần mềm bạn đang sử dụng, bao gồm một tùy chọn để "tự động thực thi giải phóng mặt bằng DRC". Tùy chọn này sẽ giúp bạn tránh xa rắc rối.
Bây giờ bạn đang ở phần cuối của bố cục đang cố gắng sửa chữa DRC ở cuối. Đây sẽ là một nỗi đau. Bạn có thể kết thúc việc sắp xếp lại hầu hết các bảng.
Kinh nghiệm là một giáo viên chăm chỉ, những bài học đến sau các bài kiểm tra.
Câu trả lời của Andrew là tại chỗ cho định tuyến chung.
Có một số khía cạnh khác đáng để biết ngay cả khi chúng không liên quan đến ứng dụng này, là giải phóng mặt bằng cho điện áp cao hơn và áp suất thấp (độ cao). EN60065 là nơi khởi đầu tốt cho điện áp cao hơn và điện áp chính vì nó mang lại độ hở tối thiểu cần thiết cho thiết bị thương mại. Trong một trong những vai trò trước đây của tôi, chúng tôi đã thiết kế cho các hệ thống điện tử hàng không và độ hở cần thiết trở nên lớn hơn nhiều do áp suất không khí giảm, do đó giảm cách nhiệt giữa các dấu vết.
Một phương pháp tăng cách nhiệt là sử dụng lớp phủ phù hợp. Điều này có thêm lợi thế là lớp cách nhiệt sẽ không thay đổi theo thời gian, so với một tấm ván không tráng phủ có bụi bẩn bám trên nó. Bụi bẩn sẽ làm giảm điện trở và có thể dẫn đến đoản mạch giữa các dấu vết điện áp cao hơn. Do đó các yêu cầu của EN60065.
Bạn nên tránh các góc nhọn nơi các bản nhạc gặp miếng đệm; Tôi có thể thấy một cái ở gần trung tâm của hình ảnh, và bạn có thể có thêm một số phần còn lại của bảng. Chúng có thể gây ra vấn đề trong sản xuất, và trông xấu xí.